電壓上電延時的影響及電容的分析-0828 Update

MOSFET對電壓上電延時

的影響及電容的分析

SE:Team

2012-08-28

1.上電速度過快，后級的濾波電容容值過大，根據電容上的電流是電壓的微分(導數)

I=C×dV/dt，V變化快，將產生很大上電電流,

芯片受到大電流沖擊易損壞。2.

上電速度過慢，兩MOSFET同時打開的可能性增大，

同樣會產生較大的上電電流，而將MOSFET擊穿。(見下一頁的波形示意）MOSFET

對電壓上電延時的影響上電過緩，Mosfet相應的門極的rampup過慢，會導致兩管同時導通，這樣相當于將接兩管同時接通到地，V>VDS從而將管子擊穿。MOSFET對電壓上電延時的影響

兩個管子有同時導通被擊穿的風險

N個MOSFET并聯使用時，漏源極之間的等效導通電阻

為單個MOSFET的1/N，即MOSFET并聯使用有利于減

小MOSFET上的功耗。RDS(ON)具有正溫度系數，不僅利于均流，且可有效的

保護MOSFET。MOSFET尺寸越大，RDS(ON)越小。MOSFET

對電壓上電延時的影響MOSFET的并聯使用

CaseLink

OdinOne-Wire-BusfailureissueMOSFET對電壓上電延時的影響1.在One_Wire_Bus低溫0℃測試過程中，用LTC2978DongleGUI發(fā)現+1.8V異常。2.以下是+1.8V和+1.8V_B的轉換關系，+1.8V經由兩個MOSFET并聯再轉換到+1.8V_B.IRF7831MOSFET的柵極總電荷為Qg=40nC(納庫倫),Rds(on)=36mOhm.MOSFET對電壓上電延時的影響

R16735=10K(最原始值）

tinyvoltagedroponVP1P8whenVP1P8_Brampupdone（+1.8V_B爬升開始，+1.8V有有一個微小的跌落）MOSFET對電壓上電延時的影響3.改變R16735柵極電阻，最后將R16735增大為100K，問題得到解決。（HorizonScale=2ms)

從圖中可以看出，增大柵極電阻之后，相當于減緩VP1P8B_CNTRL_EN信號上升，于是+1.8V_B（紫色波形）rampup爬升速度變緩了。增大R16735=100K后，+1.8V_B上升時間減緩至1ms,+1.8V輸出正常。R16735=49.9K==>Stillhavetinydropwhen+1.8V_BrampupdoneCPN:12-2553-01MOSFET對電壓上電延時的影響R16735=100K===>PASSTestCPN:12-1447-01☆

MOSFET響應速度反比于Cin與柵極串聯電阻的乘積。即：RespondRate=1/Cin*Rg在MOSFET的選型中，Ciss和Crss往往不能直接反映Cin的容值。最簡單方法：

利用另一個參數---Qg（柵極電荷）。

Qg與Cin關系：Qg=Cin×

VGS1.VGS一定時，Qg與Cin成正比，為減小柵極驅動

電流，應選擇Qg小的MOSFET。2.在多個MOSFET并聯時需注意，并聯雖有利于

功耗的降低，但也會增大等效寄生電容，

使響應速度降低。一般來講：不是很推薦在driver后面的柵極上（PWM）加串聯電阻。此舉也是為了減小竄擾。（根源還是driver的PWM與MOSFET的開關速度不匹配導致）※在Odin的one-wire-bus的case中，通過增大VP1P8_CTRL_EN的上拉電阻，實質上與MOSFET的柵極輸入電容構成了一個積分電路。我們知道：積分電路具有延時和消除尖峰脈沖的功能。RC構成時間常數τ，R↑

τ↑電壓爬坡時間變緩。

MOSFET對電壓上電延時的影響

MOSFET_重要參數Qg解釋

Qg：是指特定柵極電壓下MOS完全導通時輸入電容的總電荷量。直接影響著MOS的開關速度，開關損耗在頻率提高時占據了主要位置，降低Qg，可有效降低開關損耗。業(yè)界常用之優(yōu)質系數(FigureOfMerit——FOM)

FOM=Rds(on)×

Q

g

OptiMOS?3Power-MOSFET

GateChargeCharacteristics:FOM乃是以導通電阻與門極電荷的乘積值做為比較，以更客觀的角度來評估PowerMOSFET性能的優(yōu)劣。IRF7831:A-B階段：1.為Ciss充電，直到柵極電平達到VGS(th)。2.漏極電流ID保持為零。3.B時刻，柵極電荷為Qgs1(12nC)。

B-C階段：1.柵極驅動電路繼續(xù)為Ciss充電，柵極電平繼續(xù)增大。2.由于B時刻MOSFET已開始導通，ID不斷增大，但在這

個過程中，VDS仍保持不變。3.C時刻，Ciss充電完成，柵源極間電荷達到元件資料上指定的電荷值Qgs(12+3.1=15.1nC)。ID達到最大值。

C-D階段：1.漏極電流ID和柵極電平VGS保持不變。2.柵極驅動電路開始為Crss充電。3.漏源間電壓VDS開始減小。4.D時刻，VDS下降到最低電壓RDS(ON)×ID。Crss充電完

成，柵漏極間電荷達到元件資料上指定的Qgd（11nC)；

D-E階段：1.ID和VDS不再發(fā)生變化。2.VGS繼續(xù)增大，直到達到柵極驅動電路的電平值。

MOSFET_Startup分析

ABCDEMosfet

的實際模型12電容的分析

電路中電容的作用及分析電容的作用之一：電荷緩沖池1.電源負載是動態(tài)的。2.希望器件的工作電壓不隨電流而變化。3.為此，需為器件提供一種緩沖池，當外界環(huán)境劇烈變化時，器件的工作電壓能保持相對的穩(wěn)定。4.電容的本質是儲存電荷和釋放電荷，外界環(huán)境變化時，電容中的電荷能被迅速積累或釋放。5.ΔU=ΔQ/C，外部環(huán)境使器件的工作電壓變化時，電容能通過積累或者釋放電荷以吸收這種變化，保持器件工作電壓的穩(wěn)定。電容的作用之二：作為高頻噪聲的重要瀉放通路1.信號狀態(tài)不斷切換于1和0之間，電流方向不斷切換于輸出和輸入之間。2.狀態(tài)的高速變化，產生大量的噪聲等干擾，這些干擾多處于有效信號的2次、3次等倍頻頻率。3.需要將這些干擾瀉放到相對穩(wěn)定的地平面上4.Z=1/(jwC)，當頻率較高時，電容表現為低阻抗，可將電容作為高頻噪聲的重要瀉放通路。電路中的常用電容

電容的等效電路的分析和參數解釋：

ESL由引腳電感和電容器兩極間等效電感串聯而成，

取決于封裝。

ESR由引腳電阻和器件兩極間等效電阻構成，

取決于電容工

作溫度、工作頻率以及電容體本身

的導線電阻等；頻帶范圍內，電容器串行電阻的最大值隨

工作頻

率而變化。

Rleak取決于電容器件本身特有的泄漏特性。?RatedRippleCurrent：當電容用在總電源處，要求

能承受上下電時大電流的沖擊，此參數的值越大，表示

承受大電流沖擊的能力越好。

Tangentoflossangle：電容損耗角正切值。理想電

容工作時，產生無功功率Q，由于ESR及泄漏電流的存

在，實際會產生一定的損耗功率P，定義tanδ=P/Q，

tanδ就稱為電容損耗角正切值。

LeakageCurrent：由于Rleak的存在，用該參數來定義流過電容的泄漏電流。實際電容的等效電路

電容的分析濾波電容阻抗隨頻率變化特性的分析電容器件的整體阻抗表現：1.F增大-電容分量起主導作用，阻抗逐步變小，器件表現為電容的阻抗特性，濾波效果漸強；2.F達到諧振頻點-C和ESL分量對阻抗的效果抵消，在

諧振點上，阻抗最小，等于ESR；3.F繼續(xù)增大-ESL起主導作用，阻抗逐步增大，器件表現為電感的阻抗特性，濾波效果漸弱。濾波電容的作用機制是為噪聲等干擾提供一條低阻抗回

路，在噪聲頻率點上，