第10章數(shù)字集成電路基本單元與版圖

第10章數(shù)字集成電路根本單元與幅員10.1 引言 10.2 TTL根本電路及幅員實(shí)現(xiàn) 10.3 CMOS根本門電路及幅員實(shí)現(xiàn)10.4 數(shù)字電路標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)簡(jiǎn)介 10.5 焊盤輸入輸出單元〔I/OPAD〕

10.1引言數(shù)字集成電路根本電路主要性能指標(biāo)：〔1〕工作速度〔延遲時(shí)間的長(zhǎng)短〕〔2〕集成度〔占用面積的大小〕〔3〕功耗〔消耗的電源功率〕〔4〕噪聲容限等10.2TTL根本電路及幅員實(shí)現(xiàn)10.2.1TTL根本電路TTL反相器電路

TTL根本電路及幅員實(shí)現(xiàn)〔1〕電路組成該電路由三局部組成：1〕由雙極型晶體管T1和電阻Rb1組成電路的輸入級(jí)；2〕由T2、Re2和Rc2組成的中間驅(qū)動(dòng)電路，將單端信號(hào)υB2轉(zhuǎn)換為雙端信號(hào)υB3和υB4；3〕由T3、T4、Rc4和二極管D組成的輸出級(jí)?！?〕工作原理輸入為高電平時(shí)，輸出為低電平。輸入為低電平時(shí)，輸出為高電平。TTL根本電路及幅員實(shí)現(xiàn)TTL與非門電路將根本TTL反相器改變成為多輸入端的與非門。它的主要特點(diǎn)是在電路的輸入端采用了多發(fā)射極的雙極型晶體管。器件中的每一個(gè)發(fā)射極能各自獨(dú)立地形成正向偏置的發(fā)射結(jié)，并可促使T1進(jìn)入放大或飽和區(qū)。兩個(gè)或多個(gè)發(fā)射極可以并聯(lián)地構(gòu)成一大面積的組合發(fā)射極。TTL根本電路及幅員實(shí)現(xiàn)NPN管多發(fā)射極晶體管的結(jié)構(gòu)示意圖TTL根本電路及幅員實(shí)現(xiàn)(a)采用多發(fā)射極晶體管作三輸入端TTL與非門的輸入器件。當(dāng)任一輸入端為低電平時(shí)，T1的發(fā)射結(jié)將正向偏置而導(dǎo)通，T2將截止。結(jié)果將導(dǎo)致輸出為高電平。只有當(dāng)全部輸入端為高電平時(shí)，T1將轉(zhuǎn)入倒置放大狀態(tài)，T2和T3均飽和，輸出為低電平。(b)為三輸入端TTL與非門的代表符號(hào)TTL根本電路及幅員實(shí)現(xiàn)或非門電路

10.2.2TTL與非門的幅員設(shè)計(jì)雙極集成電路幅員設(shè)計(jì)的根本原那么：〔1〕版面面積最小?！?〕受隔離結(jié)寄生電容Cjs影響大的那些隔離區(qū)應(yīng)盡可能的小。〔3〕電極引出線的排列必須與封裝要求一致，在電路周圍要均勻排列。①

盡量短些、寬些，在高頻及高阻抗的電路中尤應(yīng)注意這點(diǎn)；②

不能相交，無法防止相交時(shí)，可用交叉連線；③

為防止寄生耦合，鋁線不能跨越管子，但可跨過電阻；④

為防止短路及減小場(chǎng)效應(yīng)，鋁線應(yīng)盡量不在最后一次擴(kuò)散層上跨過，可使鋁線爬在厚氧化層上；⑤

布線圖形越簡(jiǎn)單越好；⑥

電源線、地線、輸入引線、輸出引線、低電阻引線的鋁條要寬些，引線孔要開得大些，甚至排為一排；〔4〕鋁引線的排列應(yīng)注意以下各點(diǎn)：〔5〕PN結(jié)隔離的隔離槽必須接最低電位；〔6〕所有電阻器原那么上可放在同一隔離島內(nèi)，該隔離島應(yīng)接至最高電位以保證電阻器的PN結(jié)在任何條件下都處于反偏狀態(tài)，且可減小寄生電容；〔7〕集電區(qū)接最高電位的晶體管可放在電阻的隔離島上，不必另設(shè)隔離島，以減小面積；〔8〕電路的輸入端和輸出端之間的間距應(yīng)盡量安排得大些，防止輸入級(jí)和輸出級(jí)之間發(fā)生寄生耦合。〔9〕對(duì)要求匹配，并且溫度變化要求一致的晶體管〔如差放中的對(duì)管、恒流源中的對(duì)管等〕，應(yīng)放置在相鄰區(qū)域并對(duì)稱放置，其圖形大小、方向、形狀最好都一樣?！?0〕以上有關(guān)尺寸的設(shè)計(jì)必須符合幅員設(shè)計(jì)規(guī)那么。

TTL與非門的幅員設(shè)計(jì)評(píng)價(jià)幅員好壞的幾個(gè)因素：①符合原電路設(shè)計(jì)指標(biāo)；②

面積最??；③成品率高；④

可靠性高；⑤具有可測(cè)試性。TTL與非門的幅員設(shè)計(jì)雙極型集成電路幅員設(shè)計(jì)步驟：〔1〕劃分隔離區(qū)〔2〕元器件的幅員設(shè)計(jì)〔3〕元器件的布局〔4〕布線設(shè)計(jì)舉例舉例說明一個(gè)五管單元與非門電路的幅員設(shè)計(jì)〔1〕決定隔離區(qū)數(shù)目此電路共有5個(gè)隔離區(qū)，如圖中虛線所示。

〔2〕確定端頭的排列及引出端數(shù)輸入、輸出、電源、接地這些引出端是必須的。對(duì)于該電路來說，這4局部的引出端數(shù)目共有8個(gè)〔輸入端有5個(gè)〕。另外，它還有2個(gè)擴(kuò)展端，它們分別從Q2的發(fā)射極和集電極引出，要盡量排在一起?！?〕確定元件圖形和尺寸電路中Q2和Q5飽和〔且Q5為輸出管〕，要通過較大的電流，所以可采用馬蹄形結(jié)構(gòu)。Q4的瞬態(tài)電流很大，所以發(fā)射極有效長(zhǎng)度也要大些。Q3管不通過大電流，采用單基極條結(jié)構(gòu)就可以了?！?〕畫布局布線草圖畫出此草圖的目的是：①大致安排一下各元件的位置。②畫出內(nèi)連線的連接圖形，使?jié)M足設(shè)計(jì)原那么中對(duì)A1線的要求〔如連通、無交叉等〕。〔5〕繪制IC幅員總圖根據(jù)布局布線草圖，利用計(jì)算機(jī)輔助設(shè)計(jì)可以把IC的總圖畫出來。10.3CMOS根本門電路及幅員實(shí)現(xiàn)1O.3.1CMOS反相器〔1〕CMOS反相器的具體電路

〔2〕CMOS反相器物理結(jié)構(gòu)的剖面圖〔3〕開關(guān)特性我們希望反相器的上升時(shí)間和下降時(shí)間近似相等，那么需要使PMOS管的溝道寬度必須加寬到NMOS管溝道寬度的n/p倍左右。

〔4〕功耗靜態(tài)功耗：PD為0動(dòng)態(tài)功耗：Pd=fCLVDD2CMOS反相器的設(shè)計(jì)CMOS反相器的幅員實(shí)現(xiàn)CMOS根本門電路幅員實(shí)現(xiàn)〔a〕垂直走向MOS管結(jié)構(gòu)；〔b〕水平走向MOS管結(jié)構(gòu)；〔c〕金屬線從管子中間穿過的水平走向MOS管結(jié)構(gòu)；〔d〕金屬線從管子上下穿過的水平走向MOS管結(jié)構(gòu)；〔e〕有多晶硅線穿過的垂直走向MOS管結(jié)構(gòu)。1O.3.2與非門和或非門電路1〕工作原理二輸入與非門和二輸入或非門電路如下圖，兩個(gè)PMOS管并聯(lián)與兩個(gè)串聯(lián)的NMOS管相連構(gòu)成了二輸入與非門，兩個(gè)NMOS管并聯(lián)與兩個(gè)串聯(lián)的PMOS相連構(gòu)成了二輸入或非門。2〕與非門和或非門電路的設(shè)計(jì)3〕幅員實(shí)現(xiàn)〔1〕工作原理CMOS傳輸門采用了P管和N管對(duì)，控制信號(hào)分別控制P管和N管，使兩管同時(shí)關(guān)斷和開通。由于PMOS管對(duì)輸入信號(hào)S高電平的傳輸性能好，而NMOS管對(duì)輸入信號(hào)S低電平的傳輸性能好，從而使信號(hào)S可以獲得全幅度的傳送而沒有電平損失。1O.3.3CMOS傳輸門和開關(guān)邏輯〔2〕利用傳輸門，很容易構(gòu)成一些開關(guān)邏輯。1〕與或門2〕異或門3〕異或非門4〕線或邏輯〔3〕幅員實(shí)現(xiàn)1O.3.4驅(qū)動(dòng)電路的結(jié)構(gòu)任何一個(gè)邏輯門都有一定的驅(qū)動(dòng)能力，當(dāng)它所要驅(qū)動(dòng)的負(fù)載超過了它的能力，就將導(dǎo)致速度性能的嚴(yán)重退化。設(shè)計(jì)者可根據(jù)負(fù)載大小以及脈沖邊沿的要求決定驅(qū)動(dòng)級(jí)器件尺寸，如果驅(qū)動(dòng)級(jí)尺寸很大且和前級(jí)功能電路的驅(qū)動(dòng)能力不相匹配，應(yīng)該在兩者之間加一些緩沖級(jí)，以到達(dá)最正確匹配。驅(qū)動(dòng)緩沖級(jí)的芯片照片1O.3.5三態(tài)門在微處理器結(jié)構(gòu)里，往往采用公共總線結(jié)構(gòu)，需要設(shè)計(jì)三態(tài)門電路，以防止總線使用的矛盾。三態(tài)門電路可以用如下圖的常規(guī)邏輯門構(gòu)成。當(dāng)使能信號(hào)E為高電平時(shí)，或非門和與非門都翻開，數(shù)據(jù)傳至驅(qū)動(dòng)管反相輸出；當(dāng)E為低電平時(shí)，與非門輸出為高電平關(guān)閉了P管，或非門輸出低電平關(guān)閉了N管，輸出處于高阻態(tài)。三態(tài)門帶傳輸門結(jié)構(gòu)的三態(tài)門10.4數(shù)字電路標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)簡(jiǎn)介

根本原理庫(kù)單元設(shè)計(jì)標(biāo)準(zhǔn)單元庫(kù)中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描述內(nèi)容都包括：〔1〕邏輯功能；〔2〕電路結(jié)構(gòu)與電學(xué)參數(shù)；〔3〕幅員與對(duì)外連接端口的位置；對(duì)于標(biāo)準(zhǔn)單元設(shè)計(jì)EDA系統(tǒng)而言，標(biāo)準(zhǔn)單元庫(kù)應(yīng)包含以下三個(gè)方面的內(nèi)容：〔1〕邏輯單元符號(hào)庫(kù)與功能單元庫(kù)；〔2〕拓?fù)鋯卧獛?kù)；〔3〕幅員單元庫(kù)。1O.5焊盤輸入輸出單元〔I/OPAD〕承擔(dān)對(duì)外驅(qū)動(dòng)、內(nèi)外隔離、輸入保護(hù)或其他接口功能1O.5.1輸入單元輸入單元主要承擔(dān)對(duì)內(nèi)部電路的保護(hù)，一般認(rèn)為外部信號(hào)的驅(qū)動(dòng)能力足夠大，輸入單元不必具備再驅(qū)動(dòng)功能。因此，輸入單元的結(jié)構(gòu)主要是輸入保護(hù)電路。輸入保護(hù)電路幅員輸出單元的主要任務(wù)是提供一定的驅(qū)動(dòng)能力，防止內(nèi)部邏輯過負(fù)荷而損壞。輸出單元還承擔(dān)了一定的邏輯功能，單元具有一定的可操作性。與輸入電路相比，輸出單元的電路形式比較多。反相輸出I/OPAD反相輸出就是內(nèi)部信號(hào)經(jīng)反相后輸出。這個(gè)反相器除了完成反相的功能外，另一個(gè)主要作用是提供一定的驅(qū)動(dòng)能力。1O.5.2輸出單元輸出級(jí)芯片照片去鋁后的照片在輸入、輸出單元中，設(shè)計(jì)重?fù)诫s隔離環(huán)并聯(lián)接到電源或地，主要目的：吸收襯底中PN結(jié)的反向漂移電流，可抑制LATCH-UP的觸發(fā)；形成襯底的電位接觸區(qū)。隔離環(huán)結(jié)