行間轉(zhuǎn)移面陣CCD驅(qū)動電路課件

基于CPLD的

行間轉(zhuǎn)移面陣

CCD驅(qū)動電路的研究

姓名：導(dǎo)師：學(xué)號：行間轉(zhuǎn)移面陣CCD驅(qū)動電路課題意義？主要工作？結(jié)論？課題意義？主要工作？結(jié)論？行間轉(zhuǎn)移面陣CCD驅(qū)動電路主要工作IT型面陣CCD

？驅(qū)動脈沖特點？的研究與實現(xiàn)？IT型面陣CCD電源的特點？與實現(xiàn)？面陣CCD驅(qū)動程序設(shè)計？與仿真？驅(qū)動硬件電路？的設(shè)計？驅(qū)動印刷電路板？的設(shè)計返回主要工作行間轉(zhuǎn)移面陣CCD驅(qū)動電路課題的意義當(dāng)前面陣CCD應(yīng)用廣泛，但驅(qū)動方面研究集中于時序方面，整體驅(qū)動系統(tǒng)的研究（軟件+硬件）不完整也不全面。CPLD的高速以及并行性VHDL語言的通用性和可靠性電路的可擴展性有效的控制了產(chǎn)品開發(fā)的成本，而且極大的提高了同類型產(chǎn)品開發(fā)的效率。返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路行間轉(zhuǎn)移面陣CCD（ICX098AK）水平驅(qū)動：兩路時序

H1/H2；垂直驅(qū)動：四路脈沖

V1/V3/V2A/V2BCPLD輸出的V2a與V2b分別與XSG1及XSG2（均為二值時序）合成成為V2A和V2B（三電平脈沖）還需要CCD輸出“采樣/保持”以及“模數(shù)轉(zhuǎn)換”芯片的控制時序。總時序數(shù)為22路。返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路前期時序的實現(xiàn)（VHDL編程）使用唯一的系統(tǒng)時鐘，在其基礎(chǔ)上進(jìn)行同步的設(shè)計采用多進(jìn)程（Process）并行工作在程序運行時需要的所有中間變量以及傳值參數(shù)均使用信號參數(shù)（Signal）通過單一系統(tǒng)時鐘的分頻、計數(shù)與組合輸出所有需要的驅(qū)動時序重要經(jīng)驗---------Counter780:780*6-1process(MCK6)beginif(MCK6'eventandMCK6='1')thenif(Co1="11")thenCo1<="00";LineFlag<='1';elseCo1<=Co1+'1';LineFlag<='0';endif;endif;endprocess;水平轉(zhuǎn)移時序進(jìn)程：------H1andH2:44~116(*3)process(MCK6)beginif(MCK6'eventandMCK6='1')thenif(Co1<"00")thenH1_temp<='1';elsif(Co1<"00")thenH1_temp<='0';elseH1_temp<='1';endif;endif;endprocess;H1<=H1_tempandCP_temp;H2<=not(H1_tempandCP_temp);返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路延時方面

仿真中，計數(shù)器的延時相當(dāng)于一個門。與（and）、或（or）、異或（xor）對應(yīng)的延時是相同的，而not（非）不會產(chǎn)生延遲。對信號無論幾次做邏輯運算（求與、求或、求非…），除了not，都只相當(dāng)于一個門的延遲。

程序方面

編程中應(yīng)盡量減少變量的使用。使用變量，無法對設(shè)計的運行情況有效驗證。算法方面

奇數(shù)分頻與半整數(shù)分頻在程序編寫中積累的部分經(jīng)驗

返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路返回PrevNext芯片說明要求的時序行間轉(zhuǎn)移面陣CCD驅(qū)動電路編程實現(xiàn)的22路時序（1）圖3.4.1仿真幀視圖返回NextPrev行間轉(zhuǎn)移面陣CCD驅(qū)動電路編程實現(xiàn)的22路時序（2）圖3.4.3仿真行視圖返回NextPrev行間轉(zhuǎn)移面陣CCD驅(qū)動電路編程實現(xiàn)的22路時序（3）圖3.4.4單行仿真時序圖返回NextPrev行間轉(zhuǎn)移面陣CCD驅(qū)動電路編程實現(xiàn)的22路時序（4）圖3.4.5單行仿真時序圖返回NextPrev行間轉(zhuǎn)移面陣CCD驅(qū)動電路驅(qū)動電路系統(tǒng)面陣CCD驅(qū)動脈沖的特點：1.垂直脈沖為三值脈沖(+15V,0V,-8.5V)，需將CPLD輸出二值時序進(jìn)行合成。2.其他驅(qū)動脈沖部分0-5V；部分0-3.3V

故而需要電平轉(zhuǎn)換（低壓差線性轉(zhuǎn)換）3.+15V上電需早于-8.5V。4.需要CPLD開漏設(shè)置。返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路驅(qū)動脈沖產(chǎn)生電路？上電順序管理電路？電平轉(zhuǎn)換電路

？外圍支持電路？輸出信號預(yù)處理電路？

輸出端口？系統(tǒng)模塊構(gòu)成返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路三值電平生成方案1.2.使用集成驅(qū)動脈沖合成器返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路脈沖合成電路返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路上電控制方案1.2.使用MAX685返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路上電控制電路返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路MAX685電路參數(shù)

由R4和R3構(gòu)成的分壓器確定著反向輸出電壓的壓值。，應(yīng)盡量使R4和R2的值接近100KΩ。（1）由R1和R2構(gòu)成的分壓器確定著正向輸出電壓的壓值（2）返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路電平轉(zhuǎn)換電路

左圖--可調(diào)電源電路使用集成運放實現(xiàn)內(nèi)外電路的阻抗隔離。通過滑動變阻器調(diào)節(jié)輸出電壓壓值。CPLD的電源選擇電路（右圖）由于EPM7128具有多電壓接口，為實現(xiàn)CPLD的雙電壓輸出選擇，設(shè)計了為VCCIO輸入兩種電壓的跳線供用戶選擇。返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路CPLD下載電路，系統(tǒng)時鐘

返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路輸出信號預(yù)處理電路

返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路試驗接口返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路JTAG下載電路PCB返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路JTAG下載器PCB返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路系統(tǒng)模塊分布及構(gòu)成？返回PCB行間轉(zhuǎn)移面陣CCD驅(qū)動電路制成型的驅(qū)動電路PCB返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路結(jié)論（1）針對面陣CCD驅(qū)動時序的要求，設(shè)計完成了ICX098AK芯片的基于VHDL的驅(qū)動程序。并使用軟件進(jìn)行了仿真，仿真結(jié)果和要求完全吻合。（2）針對面陣CCD工作時序特征，設(shè)計了以EPM7128SLC84-5和CXD1267AN共同構(gòu)成的驅(qū)動脈沖產(chǎn)生電路。使得CPLD的二電平驅(qū)動時序轉(zhuǎn)化為+15V/0V/-8.5V的三電平面陣CCD驅(qū)動脈沖。（3）針對面陣CCD上電的特殊性，設(shè)計了以MAX685為核心的可擴充功能的上電順序管理電路。（4）針對系統(tǒng)單電平工作的可能性，設(shè)計了以MAX687為主要芯片的低壓差線性穩(wěn)壓及電平轉(zhuǎn)換電路。（5）設(shè)計了JTAG下載電纜及其對應(yīng)的CPLD編程接口。通過以上設(shè)計構(gòu)成了一個完整的面陣CCD驅(qū)動電路系統(tǒng)。在電路設(shè)計完成后又進(jìn)行了對應(yīng)PCB印刷電路板的設(shè)計，完成了PCB板的布局，布線等工作并制成實際的雙層電路板。返回行間轉(zhuǎn)移面陣CCD驅(qū)動電路綜上，本文通過對面陣CCD驅(qū)動電路系統(tǒng)的軟件和硬件的綜合設(shè)計，完成了基于EPM7128S的行間轉(zhuǎn)移面陣CCD（ICX098AK）的完整的驅(qū)動電路系統(tǒng)。此系統(tǒng)具有良好的可擴充性，電路稍加調(diào)整，再通過改變VHDL驅(qū)動程序，編程