《SiC MOSFET閾值電壓測(cè)試方法》-征求意見(jiàn)稿

T/IAWBSXXX—XXXXSiCMOSFET閾值電壓測(cè)試方法本文件規(guī)定了碳化硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(SiCMOSFET)閾值電壓測(cè)試方法。本文件的測(cè)試方法適用于平面結(jié)構(gòu)的SiCMOSFET閾值電壓的測(cè)量，包含測(cè)試原理，測(cè)試電路以及測(cè)試條件。2規(guī)范性參考文件下列文件中的內(nèi)容通過(guò)文中的規(guī)范性引用而構(gòu)成本文件必不可少的條款。其中，注日期的引用文件，僅該日期對(duì)應(yīng)的版本適用于本文件；不注日期的引用文件，其最新版本（包括所有的修改單）適用于本文件。JEP183SiCMOSFET的閾值電壓(VT)測(cè)量指南3術(shù)語(yǔ)和定義下列術(shù)語(yǔ)和定義適用于本文件。3.1漏源電壓drain-sourcevoltageVds被測(cè)器件漏極和源極之間的電壓。3.2柵源電壓gate-sourcevoltageVgs被測(cè)器件柵極和源極之間的電壓。3.3閾值電壓gate-sourcevoltageVT通常將傳輸特性曲線中輸出電流隨輸入電壓改變而急劇變化轉(zhuǎn)折區(qū)的中點(diǎn)對(duì)應(yīng)的輸入電壓。3.4漏源電流drain-sourcecurrentIds被測(cè)器件漏極和源極之間的電流。3.5閾值電壓測(cè)量時(shí)間VTmeasurementtimet_VT測(cè)量閾值電壓的時(shí)間。2T/IAWBSXXX—XXXX4儀器設(shè)備半導(dǎo)體參數(shù)測(cè)試儀包括但不限于Keysight公司生產(chǎn)的B1505。5測(cè)試原理當(dāng)柵極電壓達(dá)到某值時(shí)，該期間的源極和漏極的電流達(dá)到某特定值，即認(rèn)為該mos管打開(kāi)，此時(shí)的柵極電壓即為閾值電壓。測(cè)試方法如圖1所示。閾值電壓計(jì)算公式如公式（1）所示：式中：VTH——閾值電壓；Cox——單位面積柵氧化層電容；εs——襯底相對(duì)介電常數(shù)；T——熱力學(xué)溫度；k——玻爾茲曼常數(shù)；NA——外延層摻雜濃度；ni——本征載流子濃度；q——電子電荷；Qox——氧化層固定表面電荷。圖1測(cè)試方法原理圖6測(cè)試條件7測(cè)試方法7.1測(cè)試步驟b)根據(jù)初始閾值電壓設(shè)定柵極電壓測(cè)量范d)從靜態(tài)轉(zhuǎn)移特性曲線得到最大跨導(dǎo)值并線性外推形7.2測(cè)試程序SiCMOSFET閾值電壓程序如下圖所示：T/IAWBSXXX—XXXX圖2SiCMOSFET閾值電壓程序圖測(cè)試程序如上表所示，測(cè)試閾值電壓之前先在漏源極兩端施加滿額定電壓，順序?yàn)橄仁┘迂?fù)滿額定電壓(VGS=-10V)，測(cè)試時(shí)間為10ms,再施加正滿額定電壓(VGS=22V)，測(cè)試時(shí)間為10ms，之后再測(cè)試閾值電壓(閾值電壓測(cè)試時(shí)間為2.5ms)。在每個(gè)測(cè)試項(xiàng)目中間會(huì)存在一定的測(cè)試延遲，延遲時(shí)間一般在1-3ms之間，對(duì)測(cè)試結(jié)果影響基本可以忽略。4T/IAWBSXXX—XXXX7.3測(cè)試結(jié)果圖3循環(huán)測(cè)試結(jié)果圖8精密度根據(jù)上述測(cè)試程序，對(duì)樣品進(jìn)行100次循環(huán)測(cè)試，中間穿插其他測(cè)試項(xiàng)目，測(cè)試偏差在10mV以內(nèi)，滿足量產(chǎn)測(cè)試要求。（注：除閾值電壓測(cè)試項(xiàng)目外，其余均為自行測(cè)試項(xiàng)目，并經(jīng)測(cè)試發(fā)現(xiàn)，有無(wú)中間穿插測(cè)試項(xiàng)目，對(duì)測(cè)試結(jié)果無(wú)影響）9數(shù)據(jù)記錄和處理應(yīng)記錄和處理被測(cè)器件的閾值電壓VT。10測(cè)試報(bào)告測(cè)試報(bào)告至少應(yīng)給出以下幾方面的內(nèi)容：a)樣品名稱、編號(hào)、規(guī)格；b)使用的標(biāo)準(zhǔn)；c)測(cè)試結(jié)果；d)測(cè)試日期、測(cè)試單位、測(cè)試人員。T/IAWBSXXX—XXXX參考文獻(xiàn)[1]JEDECJ