微機原理與接口技術(shù)存儲系統(tǒng)

第5章存儲系統(tǒng)存儲器概述半導(dǎo)體隨機存儲器

－靜態(tài)隨機存儲器SRAM

－動態(tài)隨機存儲器DRAM半導(dǎo)體只讀存儲器存儲器系統(tǒng)設(shè)計

－存儲器片選控制

－存儲器容量擴展本章重點5.1概述

存儲器（Memory）是計算機系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。計算機中的全部信息，包括輸入的原始數(shù)據(jù)、計算機程序、中間運行結(jié)果和最終運行結(jié)果都保存在存儲器中。

構(gòu)成存儲器的存儲介質(zhì)，目前主要采用半導(dǎo)體器件和磁性材料。存儲器中最小的存儲單位就是一個雙穩(wěn)態(tài)半導(dǎo)體電路或一個CMOS晶體管或磁性材料的一個磁化元，它們可以存儲一位二進制數(shù)據(jù)，稱為存儲元。由若干個存儲元組成一個存儲單元，然后再由許多存儲單元組成一個存儲體。

存儲器的分類－按存儲介質(zhì)分

半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器。磁表面存儲器：用磁性材料做成的存儲器。－按存儲方式分隨機存儲器：存取時間和存儲單元的物理位置無關(guān)。順序存儲器：存取時間和存儲單元的物理位置有關(guān)。

－按存儲器的讀寫功能分只讀存儲器(ROM)：只能讀出而不能寫入的半導(dǎo)體存儲器。隨機讀寫存儲器(RAM)：既能讀出又能寫入的半導(dǎo)體存儲器。

－按信息的可保存性分非永久記憶的存儲器：斷電后信息即消失的存儲器。永久記憶性存儲器：斷電后仍能保存信息的存儲器。－按在計算機系統(tǒng)中的作用分主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。主存儲器的技術(shù)指標：1)存儲容量：指主存能存放二進制代碼的總數(shù)?，F(xiàn)代計算機中用半導(dǎo)體觸發(fā)器的兩個狀態(tài)表示1和0，一個半導(dǎo)體觸發(fā)器可以保存一個二進制數(shù)，稱為一個bit(位)，8個觸發(fā)器可以保存八個二進制數(shù)，稱為一個BYTE（字節(jié)）。2）存儲速度a.存取時間(訪問時間)：指從一次讀（寫）操作命令發(fā)出到該操作完成將數(shù)據(jù)讀到數(shù)據(jù)緩沖寄存器為止所經(jīng)歷的時間。以ns為單位，存取時間又分讀出時間、寫入時間兩種。b.存取周期：指存儲器連續(xù)啟動兩次獨立的操作所需間隔的最小時間，以ns為單位，存取周期=存取時間+等待時間。c.存儲器帶寬：每秒從存儲器進出信息的最大數(shù)量,單位為位/秒或者字節(jié)/秒。如存取周期為500ns，每個存取周期可訪問16位，則存儲器帶寬為：

16位/(500×10-9)秒=3.2×107位/秒=32×106位/秒=32M位/秒存儲器的分級結(jié)構(gòu)高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價格位／CPUCPU主機存儲器與CPU的聯(lián)系

CPU與存儲器的信息交換主要依靠系統(tǒng)總線來完成，根據(jù)總線傳遞信息的不同，系統(tǒng)總線被分為數(shù)據(jù)總線，地址總線和控制總線三大類。－數(shù)據(jù)總線DB(databus)：傳輸CPU與存儲器之間的二進制數(shù)據(jù)，雙向線。數(shù)據(jù)總線的位數(shù)決定了CPU一次可以和存儲器交換數(shù)據(jù)的位數(shù)，是微型機的重要指標。－地址總線AB(addressbus):傳輸CPU送出的地址信息，用來確定和CPU交換數(shù)據(jù)的存儲單元，單向線。地址總線的位數(shù)決定了CPU可以直接尋址的內(nèi)存空間?？蓪ぶ房臻g＝2n（n為地址總線的位數(shù)）－控制總線CB(controlbus)：傳輸CPU發(fā)出的控制信號，包括片選信號、讀/寫信號，訪存允許信號，雙向線。－地址譯碼驅(qū)動方式：根據(jù)地址總線的信息選中存儲元的過程。譯碼電路0＃1＃2＃3＃A1A00010譯碼電路0＃1023＃A9A0………………線選法：譯碼器只有一個，譯碼器的輸出稱為字選擇線，被選單元由字選擇線直接選定，地址輸入線有N根，則能夠確定2n個字地址，該方式下譯碼輸出線過多，只適用于容量較小的存儲芯片。重合法：譯碼器有兩個，X譯碼器稱為行譯碼器，決定選中某行，Y譯碼器稱為列譯碼器，決定選中某列，被選單元由X、Y兩個方向的譯碼輸出決定。該方式可以極大的節(jié)省譯碼輸出線。D數(shù)據(jù)總線A0A3A1A2地址總線控制總線WEM/IO111001處理器半導(dǎo)體存儲器的結(jié)構(gòu)行地址譯碼器

存儲器

列地址譯碼器

地址寄存器…

…讀寫放大器數(shù)據(jù)寄存器

控制電路A19~A0讀寫…

…D15~D0…

…片選芯片容量譯碼驅(qū)動存儲矩陣讀寫電路1K×8位64K×16位片選線讀/寫控制線地址線…數(shù)據(jù)線…地址線（單向）數(shù)據(jù)線（雙向）1081616字長字決定字長決定字譯碼驅(qū)動存儲矩陣讀寫電路片選線讀/寫控制線地址線…數(shù)據(jù)線…片選線

讀/寫控制線（低電平寫）CSCEWEOEWRRD（寫/輸入使能，低電平寫高電平讀）（低電平讀）（低電平芯片選中工作）（讀/輸出使能，低電平讀高電平寫）R/W（讀/寫使能，低電平寫高電平讀）信息保持：T1和T2管為工作管若T1管截止，則A點為高電平，使T2管導(dǎo)通，此時B點處于低電平，而B點的低電平會使A點更加截止，這是穩(wěn)定狀態(tài)。若T1管導(dǎo)通，則A點為低電平，使T2管截止，此時B點處于高電平，而B點的高電平會使A點更加導(dǎo)通，這是穩(wěn)定狀態(tài)。電路有兩種穩(wěn)定狀態(tài)，而且A和B點的電位總相反，假設(shè)以B點的高電平表示1，低電平表示0，那么這個觸發(fā)器電路就能穩(wěn)定的表示一個二進制數(shù)。10015.2半導(dǎo)體隨機存儲器

SRAM存儲元電路SRAM：靜態(tài)存儲器RAM

T5～T8管為控制管，當存儲元組成存儲器時，必須能按照地址選擇存儲元對其進行操作，如果一個存儲元被選中，則其X地址譯碼線和Y譯碼線均處于高電平。

X地址譯碼線為高電平時，就會使T5和T6管導(dǎo)通，Y地址譯碼線為高電平時，就會使T7和T8管導(dǎo)通，這樣輸入輸出的I/O與I/O就會與A和B點相連，從而使A和B的信息0和1輸出到I/O與I/O上，反之I/O與I/O上的信息0和1輸入到A和B上。1111SRAM存儲元電路寫入：若某個存儲元被選中，則該存儲元的T5，T6，T7，T8管均導(dǎo)通，寫0時，在I/O線上輸入高電位，在I/O線上輸入低電位，把高、低電位分別加在A，B點，使T1管截止，使T2管導(dǎo)通，將0寫入存儲元。寫入1過程類似。讀出：若某個存儲元被選中，則該存儲元的T5，T6，T7，T8管均導(dǎo)通，A，B兩點與位線D與D相連存儲元的信息被送到I/O與I/O線上。I/O或I/O線接著一個差動讀出放大器，可以判知所存信息是1還是0。

0101SRAM存儲元電路AT1

~T4T5T6T7T8B寫放大器寫放大器DIN寫選擇讀選擇讀放位線B位線A列地址選擇行地址選擇DOUT行選

T5、T6開T7、T8開列選DOUTSRAM基本電路的讀操作T1~T4T5T6T7T8ABDIN位線B位線A列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇行選T5、T6開兩個寫放DIN列選T7、T8開（左）

反相T5A（右）

T8T6BDINDINT7SRAM基本電路的寫操作靜態(tài)RAM芯片舉例Intel2114外特性存儲容量1K×4

位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel2114…A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0163248CSWE…………讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O4Intel2114讀過程第一組第二組第三組第四組0000000000A3A4A5A6A7A8A0A1A2A9Intel2114寫過程15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路0163248CSWEIntel2114：1K×4位，片上有4096個六管存儲元電路，排成64×64方陣，地址線10位(A0～A9)，其中A3～A8(6根)用于行譯碼→64行，A0～A2,A9(4根)用于列譯碼→16條列選線，每條列選線同時連接4列(共16×4=64列)存儲陣列64行×16列×4位寫入：行選擇線為“1”，T管導(dǎo)通，如果位線為高電平1則向電容C中充電；否則電容C不會充電；寫入完畢后電容C是否含有電荷表征存儲的數(shù)據(jù)。讀出：行選擇線為“1”，如果電容C上有電荷則通過T輸出到位線上，形成電流；否則位線上沒有電流，通過讀出放大器判斷電流即可得到存儲信息。破壞性讀出：在讀出“1”的過程中，電容C上的電荷會向位線輸出形成電流，信息讀出的同時存儲的信息也遭到破壞。刷新：電容C上存儲的信息電荷有泄漏，隨著時間增長會丟失信息，必須由外界按一定的規(guī)律給它充電，補充信息電荷，這一過程我們稱為“刷新”。優(yōu)點：單管電路的優(yōu)點是管子少，集成度高，芯片面積小缺點：刷新麻煩，讀出1時具有破壞性，需要讀出放大器配合。1位線Cs行線列線DRAM：動態(tài)存儲器RAM動態(tài)RAM芯片舉例Intel2164A外特性存儲容量16K×1

位DOUTDINA0A5A6WECSVCCGNDIntel2114…RASCAS讀出放大器讀出放大器讀出放大器…………………………06364127128根行線CS01271128根列線讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動DOUTDINCS位線位線位線讀出放大器讀出放大器讀出放大器………63000I/O緩沖輸出驅(qū)動OUTDDRAM(16K*1)讀過程讀出放大器讀出放大器讀出放大器…………………………06364127128根行線CS01271128根列線讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動DOUTDINCS位線位線位線…數(shù)據(jù)輸入I/O緩沖I/O緩沖DIN讀出放大器讀出放大器630DRAM(16K*1)寫過程動態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲原理集成度芯片引腳功耗價格速度刷新電容觸發(fā)器高低少多小大低高慢快有無主存緩存只讀存儲器分類（ROM）它的特點是可以隨機的讀出其中的內(nèi)容，但不能寫入，是一種非易失性存儲器，掉電后存儲在其中的信息不會丟失。一般用來存放監(jiān)控程序、管理軟件。制作集成電路時掩模固化程序利用紫外線或者X射線擦除

只讀存儲器ROM掩模式MROM光可擦EPROM可編程PROM電可擦E2PROM允許用戶編程寫入一次利用特定電壓的電信號擦除5.3半導(dǎo)體只讀存儲器掩模ROM(MROM)

可編程ROM(PROM)VCC行線位線熔絲熔絲斷為“0”為“1”熔絲未斷行線位線VCC1行線位線VCC0光擦可編程只讀存儲器(EPROM)1）基本存儲元電路P溝道EPROM基本電路結(jié)構(gòu)如右上圖所示，在N型基片上生長了兩個高濃度的P型區(qū)，分別引出源極(S)和漏極(D)，在2極之間有一個硅柵，被絕緣體SiO2包圍。管子制作好后，硅柵內(nèi)沒有電荷，所以管子內(nèi)沒有導(dǎo)電溝道，S極和D極之間不導(dǎo)電。

P溝道EPROM組成的基本存儲元如右下圖所示，當把EPROM用于存儲矩陣時，這種存儲矩陣的輸出為全“1”。不導(dǎo)通112）EPROM的寫入和擦除由于EPROM的默認輸出為1，所以只要考慮寫入0和讀出0的過程以及擦除的過程。

寫入0時，在D極和S極之間加上25V高壓，所選中的單元在電壓的作用下被擊穿，電子通過絕緣層注入到硅柵，高電壓去除后，硅柵被絕緣層包圍電子無處泄漏，形成導(dǎo)電溝道。讀出時，字選線為高電平，EPROM內(nèi)有導(dǎo)電溝道，從而EPROM存儲元導(dǎo)通，位線輸出為0。

EPROM芯片封裝的上方有一個石英玻璃窗口，用紫外線照射這個窗口，硅柵上的電子形成光電流泄漏走，把寫入的0抹去，存儲單元恢復(fù)初始狀態(tài)。導(dǎo)通103）EPROM實例（2716）

2716為16K位（2K*8）的EPROM芯片，11條地址線，7條用于行譯碼，4條用于列譯碼，具有8位輸出緩沖，正常工作電壓VCC為5V，脫機編程時的寫入電壓VPP為25伏。…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲矩陣……VCC/VPPCSA10A7…A6A0……DO0…DO7

電擦可編程只讀存儲器(EEPROM)電可擦寫局部擦寫全部擦寫閃速型存儲器(FlashMemory)EPROM價格便宜集成度高速度快EEPROM電可擦洗重寫具備RAM功能5.4存儲器系統(tǒng)設(shè)計(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫命令線的連接(4)片選線的連接(5)合理選擇存儲芯片(6)其他時序、負載存儲器接口應(yīng)該考慮的問題存儲器片選控制方法-線選法高位地址線直接做存儲芯片的片選信號，1位地址選通1片2K

×8位CE

2K

×8位CE2K

×8位CE

2K

×8位CE……………A10~A01A111A121A131A14芯片1：

0000

100000000000

~0000

111111111111

0800H~0FFFH芯片2：

000100000000

0000

~0001

0111111111111000H~17FFH芯片3：

001000000000

0000~0010

0111111111112000H~27FFH芯片4：

0100

00000000

0000~0100

0111111111114000H~47FFH-全譯碼法高位全部地址經(jīng)過譯碼器做存儲芯片的片選信號16K

×8位CE16K

×8位CE16K

×8位CE16K

×8位CE……………A13~A0芯片1：

0000000000000000

~0011111111111111

0000H~3FFFH芯片2：

0100

00000000

0000

~0111

1111111111114000H~7FFFH芯片3：

1000

00000000

0000~10111111111111118000H~BFFFH芯片4：

110000000000

0000~1111111111111111C000H~FFFFHA14A152-4譯碼器Y0Y1Y2Y3-部分譯碼法高位部分地址經(jīng)過譯碼器做存儲芯片的片選信號2K

×8位CE2K

×8位CE2K

×8位CE2K

×8位CE……………A10~A0芯片1：0000

000000000000~00000111111111110000H~07FFH芯片2：0000

100000000000~0000

1111111111110800H~0FFFH芯片3：0001

00000000

0000~0001

0111111111111000H~17FFH芯片4：0001

100000000000~0001

1111111111111800H~1FFFHA11A122-4譯碼器Y0Y1Y2Y3A13A14A15不參加例：CPU的地址總線16根(A15—A0，A0為低位)，雙向數(shù)據(jù)總線8根(D7—D0)，控制總線中與主存有關(guān)的信號有MREQ(允許訪存，低電平有效)，R/W(高電平為讀命令，低電平為寫命令)。主存地址空間分配如下：0—8K為系統(tǒng)程序區(qū)，由只讀存儲芯片組成；8K—24K為用戶程序區(qū)；最后(最大地址)4K地址空間為系統(tǒng)程序工作區(qū)。上述地址為十進制，按字節(jié)編址?，F(xiàn)有如下存儲器芯片：

RAM：1K×4位，4K×8位，8K×8位

ROM：2K×8位，4K×8位，8K×8位上述芯片中選擇適當芯片設(shè)計該計算機主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路及3∶8譯碼器74LS138)與CPU的連接，說明選哪些存儲器芯片，選多少片。分析：CPU有16根地址線，可尋址64K空間。系統(tǒng)程序區(qū)：0－8KB（8K×8），用1片ROM。用戶程序區(qū)：8KB-24KB（2*8K*8），用2片8K×8RAM。系統(tǒng)程序工作區(qū)：最后4K，用一片4K×8RAM。主存地址空間分布如右圖：8K(ROM)16K(SRAM)36K（空）4K（SRAM）0K8K24k64K00000000

0000

0000~000111111111

1111001000000000

0000~001111111111

1111010000000000

0000~010111111111

11111111

00000000

0000~1111

11111111

1111A15~A13片選，A12~A0片內(nèi)存儲單元選擇A15~A13片選，A12必須為高電平，低12位片內(nèi)存儲單元選擇8K

×8位ROM8K

×8位

RAM4K

×8位

RAM………Y7Y0G1CBAG2BG2A…5VMREQA15A14A13A12A11A0…D7D0WR……&……8K

×8位

RAM……1Y2Y1例：CPU的地址總線16根(A15—A0，A0為低位)，雙向數(shù)據(jù)總線8根(D7—D0)，控制總線中與主存有關(guān)的信號有MREQ(允許訪存，低電平有效)，R/W(高電平為讀命令，低電平為寫命令)。現(xiàn)有如下存儲器芯片：

RAM：1K×8位，4K×8位，8K×8位

ROM：2K×8位，4K×8位，8K×8位主存地址空間分配如下：

6000H～67FFH為系統(tǒng)程序區(qū)

6800H～6BFFH為用戶程序區(qū)上述芯片中選擇適當芯片設(shè)計該計算機主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路及3∶8譯碼器74LS138)與CPU的連接，說明選哪些存儲器芯片，選多少片。(1)寫出對應(yīng)的二進制地址碼(2)確定芯片的數(shù)量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM1片1K×8位ROM1片2K×8位(3)分配地址線A10~A0接2K×8位ROM的地址線A9~A0接1K×8位RAM的地址線(4)確定片選信號CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

8位1片RAMMREQA14A15A13A12A11A10A9A0…D7D4D3D0WR2K

×8位ROM

1K

×8位

RAM……&Y5Y4G1CBAG2BG2A…………………存儲器擴展

CPU對存儲器進行讀/寫操作，首先由地址總線給出地址信號，然后要發(fā)出讀操作或?qū)懖僮鞯目刂菩盘?，最后在?shù)據(jù)總線上進行信息交流，要完成地址線的連接、數(shù)據(jù)線的連接和控制線的連接。存儲器芯片的容量是有限的,為了滿足實際存儲器的容量要求，需要對存儲器進行擴展。主要方法有：-位擴展：存儲器的存儲單元數(shù)不變，每個單元的位數(shù)（字長）增加。例：由1K×4位的芯片構(gòu)成1K×8位的存儲器分析：可用芯片1K×4：1K個單元，每單元為4位。存儲器1K×8：1K個單元，每單元為8位。要10根地址線，8根數(shù)據(jù)線方法：共需2片芯片，地址總線(10根)：將所有地址線并聯(lián)入所有芯片；數(shù)據(jù)總線（8根）：每1個芯片4位I/O線連接數(shù)據(jù)總線的4位控制線：CS并聯(lián)(全選)，WE并聯(lián)。

用2片1K

×

4位存儲芯片組成1K

×

8位的存儲器10根地址線8根數(shù)據(jù)線DD……D0479AA0???21142114CSWE

用8片8K×1位存儲芯片組成8K×8位的存儲器－字擴展：每單元位數(shù)不變，增加單元個數(shù)。例：用16K×8的芯片構(gòu)成64K×8的存儲器分析：可用芯片16K×8：16K個單元，每單元為8位。存儲器64K×8：64K個單元，每單元為8位。要16根地址線，8根數(shù)據(jù)線方法：共需4片芯片，數(shù)據(jù)總線：每片芯片的數(shù)據(jù)線分別與數(shù)據(jù)總線D0～D7相連地址總線：每片芯片的是16K，需要14位地址線，將地址總線的低位地址A0～A13并聯(lián)入各芯片，高兩位通過譯碼器作片選信號控制線：CS接高兩位地址的譯碼輸出，WE并聯(lián)接入每個芯片。4片地址分配：第1片00

0000000000

0