第六章 邏輯門電路

6.1概述1、門電路：實(shí)現(xiàn)基本邏輯和常用邏輯運(yùn)算的電子電路，稱為邏輯門電路，簡稱門電路。2、高、低電平表示兩個(gè)不同的電壓范圍，代表兩種狀態(tài)。例如：把2.4V~5V電壓范圍稱為高電平把0~0.8V電壓范圍稱為低電平3、分立元件門電路和集成門電路按集成度分類（1）小規(guī)模IC——SSI（含1～

10門）（2）中規(guī)模IC——MSI（含10～

100門）（3）大規(guī)模IC——LSI（含100～

1000門）（4）超大規(guī)模IC——VLSI（含1000門以上）6.2分立元件門電路6.2.1二極管與門1.電路結(jié)構(gòu)和邏輯符號(hào)2.工作原理與功能描述（1）功能表ABF000110110001A(V)B(V)F(V)0.30.31.00.33.01.03.00.31.03.03.03.7（3）表達(dá)式F=AB（4）工作波形（時(shí)序圖）ABFRFVCC+5VABD1D20.3V3.0V&ABF6.2.1二極管或門1.電路結(jié)構(gòu)和邏輯符號(hào)2.功能（1）功能表ABF000110110111A(V)B(V)F(V)0.30.3-0.40.33.02.33.00.32.33.03.02.3（3）表達(dá)式F=A+B（4）工作波形（時(shí)序圖）ABFRFVBB-5VABD1D20.3V3.0V1ABF6.2.2三極管非門（反相器）1.電路結(jié)構(gòu)和邏輯符號(hào)2.功能（1）功能表AF0110（2）真值表A(V)F(V)0.333.00.3（3）表達(dá)式F=A（4）工作波形（時(shí)序圖）AFVIVOR1RCBCETVCC+12VR2-VBB0.3V3.0VAFVCL3VDCL1AFSgdRdYuIVDDA1YAMos場(chǎng)效應(yīng)管非門：電阻負(fù)載，N溝道增強(qiáng)型mosFET管。AY0110A(V)Y(V)010100功能表真值表復(fù)合邏輯門——與非門、或非門與非門電路結(jié)構(gòu)如下圖：ABF000110111110①真值表：②表達(dá)式F=A

B③工作波形（時(shí)序圖）ABFVOR1RCBCETVCC+12VR2-VBBFVCL3VDCLRAB2.或非門電路結(jié)構(gòu)如下圖：ABF000110111000①真值表：②表達(dá)式F=A+B③工作波形（時(shí)序圖）ABF-VBBVOR1RCBCETVCC+12VR2FVCL3VDCLRAB6.3CMOS集成邏輯門電路6.3.1CMOS反相器

互補(bǔ)MOS（ComplementaryMOS），按照互補(bǔ)對(duì)稱形式連接1.電路結(jié)構(gòu)

驅(qū)動(dòng)管TN——NMOS，UTN=2V負(fù)載管TP——PMOS，UTP=-2VTN0V10VVDDD2VOViTPG1G2S1D1S210VVSS+VDDuOuITPD1C2C1RSTND2D3uG2kD1D2D3鉗位二極管，RsC1C2相當(dāng)于低通濾波器，衰減干擾電壓，提高可靠性。輸入端保護(hù)電路GS+-DT1GSD+-T2GSDT2

當(dāng)vGS2≤VTP

，(即A=0,VA=VIL=0),

當(dāng)vGS1≥VTN，(即A=1,

VA=VIH=VDD),當(dāng)：A=1T1導(dǎo)通T2截止F=0當(dāng)：A=0T2導(dǎo)通T1截止F=1P溝道MOSGSDNPPN溝道MOSGSDPNNvGS1vGS2VDD=+5VFA1FAAF壓控開關(guān)壓控開關(guān)2.CMOS反相器的工作原理形成P溝道，T2導(dǎo)通F=1;T1截止。形成N溝道，T1導(dǎo)通F=0;T2截止。GDST1AVDD=+5VFVDD=+5VAF3.電壓、電流傳輸特性(1)電壓傳輸特性：AB段：uI<UTN，uO=VDD、iD

0，功耗極小。TN截止、TP導(dǎo)通，DE、EF段：與

BC、AB段對(duì)應(yīng)，TN、TP的狀態(tài)與之相反。+VDD+5VG1D1S1uIuOTNTPD2S2G2+-uGSN+-

uGSP0V+5VABCDEFUTNVDDUTHUTPUNLUNH0uO

/VuI

/V轉(zhuǎn)折電壓閾值電壓BC段：TN開始導(dǎo)通,但導(dǎo)通電阻較大,uO

略下降。uI>VTN，CD段：TN、TP均導(dǎo)通。uI=VDD/2(2)電流傳輸特性：ABCDEF0iD

/

mAuI

/VUTH電壓傳輸特性AB、EF段:TN、TP總有一個(gè)為截止?fàn)顟B(tài)，故iD

0。CD段：

TN、Tp

均導(dǎo)通，流過兩管的漏極電流達(dá)到最大。電流最大值iD=iD（max)iD+VDD+5VG1D1S1uIuOTNTPD2S2G2+-uGSN+-

uGSP0V+5VABCDEFUTNVDDUTHUTPUNLUNH0uO

/VuI

/V轉(zhuǎn)折電壓（VDD=3~18V）閾值電壓：UTH=0.5VDD電流傳輸特性即噪聲容限是指uO為規(guī)定值時(shí)，允許uI波動(dòng)的最大范圍。VNL：輸入為低電平時(shí)的噪聲容限。VNH：輸入為高電平時(shí)的噪聲容限。4.輸入端噪聲容限

實(shí)際應(yīng)用中，由于外界干擾、電源波動(dòng)等原因，可能使輸入電平VI偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對(duì)干擾的幅度有一定限制，稱為噪聲容限。1輸出0輸出1輸入0輸入U(xiǎn)OH,minUIH,minUNHUIL,maxUOL,maxUNL11uIuO輸入低電平噪聲容限：UNL=UIL,max－UOL,max輸入高電平噪聲容限：UNH=UOH,min－UIH,min74LS系列門電路前后級(jí)聯(lián)時(shí)的輸入噪聲容限為：UNL=0.8V－0.5V=0.3VUNH=2.7V－2.0V=0.7V5V2.7V0.5V0V5V2V0.8V0VABCDEFUTNVDDUTHUTPUNLUNH0uO

/VuI

/V轉(zhuǎn)折電壓TPTN5.輸出伏安特性CMOS反相器的低電平輸出特性u(píng)O=VOL時(shí)CMOS反相器的工作狀態(tài)低電平輸出特性高電平輸出特性u(píng)O=VOH時(shí)CMOS反相器的工作狀態(tài)CMOS反相器的高電平輸出特性u(píng)O=VOLuO=VOH灌電流拉電流6.CMOS反相器動(dòng)態(tài)特性1.CMOS反相器傳輸延遲時(shí)間2.VDD

和CL對(duì)傳輸延遲時(shí)間的影響

6.3.2CMOS與非門兩P溝道增強(qiáng)型MOS管TP2

與TP1并聯(lián)兩N溝道增強(qiáng)型MOS管TN1

與TN2串聯(lián)當(dāng)A、B都是高電平時(shí),TN1

與TN2同時(shí)導(dǎo)通，TP2與TP1同時(shí)截止；輸出Y為低電平。當(dāng)A、B中有一個(gè)是低電平時(shí)，TN1與TN2中有一個(gè)截止，TP2與TP1中有一個(gè)導(dǎo)通,輸出Y為高電平。

6.3.2CMOS或非門只要A、B中有一個(gè)是高電平，TN1

與

TN2中就有一個(gè)導(dǎo)通，TP1

與TP2中就有一個(gè)截止，輸出Y為低電平。當(dāng)A、B都是低電平時(shí)，TN1

與TN2同時(shí)截止，TP1與TP2同時(shí)導(dǎo)通；輸出Y為高電平。兩P溝道增強(qiáng)型MOS管TP2

與TP1串聯(lián)兩N溝道增強(qiáng)型MOS管TN1

與TN2并聯(lián)輸入、輸出端加緩沖級(jí)后，電路的邏輯功能也會(huì)發(fā)生變化。3.帶緩沖級(jí)的CMOS與非門電路VDDYAB≥1111ABYVDDAFT1T3T4T2BVDDYAB&111ABY3.帶緩沖級(jí)的CMOS或非門電路6.3.3CMOS

與或非門

6.3.4CMOS異或門6.3.5、CMOS傳輸門和雙向模擬開關(guān)①C＝0、，TN和TP截止，輸入和輸出之間斷開，阻值在109Ω。②C＝1、，TN和TP導(dǎo)通，相當(dāng)于開關(guān)接通，uo＝ui。導(dǎo)通電阻只有幾百Ω。由于TP、TN管的結(jié)構(gòu)形式是對(duì)稱的，即漏極和源極可互易使用，因而CMOS傳輸門屬于雙向器件，它的輸入端和輸出端也可互易使用。6.3.6CMOS三態(tài)門電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，所以稱為三態(tài)門。1.CMOS三態(tài)門之一①時(shí)，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。②時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器。①時(shí)，TG截止，輸出端呈現(xiàn)高阻態(tài)。②時(shí)，TG導(dǎo)通，。2.CMOS三態(tài)門之二3.三態(tài)門的用途組成雙向總線，實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。組成單向總線，實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送。三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。三態(tài)門的用途①作多路開關(guān)：E=0時(shí)，門G1使能，G2禁止，Y=A；E=1時(shí)，門G2使能，G1禁止，Y=B。②信號(hào)雙向傳輸：E=0時(shí)信號(hào)向右傳送，B=A；E=1時(shí)信號(hào)向左傳送，A=B。③構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)三態(tài)門處于工作狀態(tài)，而其余三態(tài)門均處于高阻狀態(tài)，這樣總線就會(huì)輪流接受各三態(tài)門的輸出。(OD門)漏極懸空二、漏極開路的門電路OpenDrainYAB&CYDOD門—將與非門輸出端TP1、TP2管去掉，令TN1的漏極開路。使用時(shí)，必須外接上拉電阻RL

與

+VDD相連。

OD門主要用于實(shí)現(xiàn)線與功能?！?”F與非門的輸出端不能并聯(lián)在一起!輸出邏輯混亂！拉(灌)電流過大!RL&AFBRC+5VY1Y2線與&AYB漏極開路“與非”門電路結(jié)構(gòu)與功能分析

真值表ABF001011101110openopenopenTP2TP1YuA+5VSSTN1TN2ABuBuYYuA+5VSSTN1TN2ABuBuYTP2TP1“1”“1”“0”漏極懸空

TTL集成電路的輸入端和輸出端都是由晶體三極管構(gòu)成的電路，稱為晶體管-晶體管邏輯，簡稱TTL（Transistor-TransistorLogic）

6.4TTL集成邏輯門電路

A

R1

4kW

T1

T2

T4

T5

R4

R3

1KW

130W

+Vcc

R2

1.6KW

Y

D1

D2

輸入級(jí)中間級(jí)輸出級(jí)TTL非門典型電路6.4.1TTL反相器TTL與非門典型電路區(qū)別：T1改為多發(fā)射極三極管。6.4.2TTL與非門TTL四與非門集成電路：

74LS00TTL或非門典型電路6.4.3TTL或非門6.4.6TTL集電極開路門（OC門）電路輸出級(jí)三極管的集電極開路，簡稱OC門OC門須外接負(fù)載電阻RC和電源連接，才能正常工作，主要為了實(shí)現(xiàn)“線與”功能。6.4.7三態(tài)輸出門(TSL門)YABR1T1+5VR4R2T2R3T3T4D1EN1PQ三態(tài)輸出與非門&ENENABY5．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。7．74ALS系列——為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。

TTL集成邏輯門電路系列簡介1．74系列——為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱LTTL