第4章組合邏輯電路-3

2.八選一數(shù)據(jù)選擇器74151四、數(shù)據(jù)比較器1.四位并行數(shù)據(jù)比較器7485

4.用數(shù)據(jù)選擇器設(shè)計組合邏輯電路2.數(shù)據(jù)比較器的應(yīng)用舉例三、數(shù)據(jù)選擇器1.四選一數(shù)據(jù)選擇器74153（2四選一MUX）4.2中規(guī)模集成組合邏輯電路3.

MUX的擴展——中規(guī)模集成組合邏輯電路2024/2/28第1頁五、全加器2.四位超前進位全加器742833.全加器的應(yīng)用舉例1.四位串行進位全加器作業(yè)——中規(guī)模集成組合邏輯電路2024/2/28第2頁三、數(shù)據(jù)選擇器圖4.2.19數(shù)據(jù)選擇器和數(shù)據(jù)分配器示意圖數(shù)據(jù)選擇器又稱多路選擇器(Multiplexer,簡稱MUX)。每次在地址輸入的控制下,從多路輸入數(shù)據(jù)中選擇一路輸出。數(shù)據(jù)選擇器類似一個多投開關(guān)，而選擇哪一路信號由相應(yīng)的一組控制信號控制。——中規(guī)模集成組合邏輯電路2024/2/28第3頁1.四選一數(shù)據(jù)選擇器圖4.2.20(c)四選一MUX的簡化符號四選一MUX的卡諾圖及邏輯表達式圖4.2.2174153的簡化邏輯符號2.八選一數(shù)據(jù)選擇器圖4.2.22(b)八選一MUX的簡化符號八選一MUX的卡諾圖及邏輯表達式表4.2.9四選一MUX的功能表八選一MUX的功能表——中規(guī)模集成組合邏輯電路2024/2/28第4頁4.用數(shù)據(jù)選擇器設(shè)計組合邏輯電路3.MUX的擴展例1：用一片74LS153組成8選1MUX例2：用多片74LS153組成8選1和16選1MUX例1~例6：用數(shù)據(jù)選擇器設(shè)計組合邏輯電路的步驟：例4.2.1：分別用一片74151和?-74153實現(xiàn)函數(shù)——中規(guī)模集成組合邏輯電路用數(shù)據(jù)選擇器分時傳輸組成動態(tài)譯碼2024/2/28第5頁例1：用一片74LS153組成一個八選一MUX:

(高位)A2(低位)A0A1分析：74153為2-四選一MUX。 A2=0:片(1)工作； A2=1:片(2)工作。選擇信號

（3位）——數(shù)據(jù)選擇器2024/2/286可見,不用使能端也能進行擴展.例2：用多片74LS153組成8選1和16選1MUX?！獢?shù)據(jù)選擇器2024/2/28第7頁例如：對于四變量函數(shù)，經(jīng)一次降維后可用八選一MUX實現(xiàn)，兩次降維后可用四選一MUX實現(xiàn)。用數(shù)據(jù)選擇器設(shè)計組合邏輯電路的步驟：

(1)降維；(可選）

(2)邏輯式或卡諾圖比對，得選擇器輸入端數(shù)據(jù)；(3)畫邏輯圖。例1例2例4.2.1例3例4例5例6——數(shù)據(jù)選擇器2024/2/28第8頁例1：利用四選一選擇器實現(xiàn)如下邏輯函數(shù)：若選GA為地址A1A0，得：變換得：和AG則與四選一MUX的邏輯式比較：——數(shù)據(jù)選擇器2024/2/28第9頁例2：R

A

G對比得：——數(shù)據(jù)選擇器選用?

-74153用4選1數(shù)據(jù)選擇器實現(xiàn)交通燈監(jiān)測電路。2024/2/2810例3:

運用數(shù)據(jù)選擇器產(chǎn)生8位序列01101001

。解：利用1片八選一數(shù)據(jù)選擇器，只需設(shè)置

D0=D3=D5=D6=0，D1=D2=D4=D7=1，即可產(chǎn)生01101001序列。

0101010101010C0011001100110B0000111100001AF數(shù)據(jù)選擇器產(chǎn)生序列信號——數(shù)據(jù)選擇器BCAD0D1D2D3D4D5D6D7A2A1A0F“1”“0”EN八選一01101001

01101

2024/2/28第11頁例4：用74151設(shè)計函數(shù)F=AB+AC。

(1)若C、B、A分別接A0、A1、A2

,得到兩個卡諾圖,則相應(yīng)電路如圖所示：分析：圖4.2.25(a)——數(shù)據(jù)選擇器2024/2/28第12頁(2)若C、B、A分別接A2、A1、A0，得到兩卡諾圖，則相應(yīng)的電路圖如圖所示：圖4.2.25(b)接上例——數(shù)據(jù)選擇器可見，選擇地址不同，所得電路不同！2024/2/2813例5:

用卡諾圖設(shè)計四選一數(shù)據(jù)選擇器，實現(xiàn)如下邏輯函數(shù)：F=∑(0,1,5,6,7,9,10,14,15)選AB變量為地址A1A0,則變量CD為數(shù)據(jù)輸入端。由此得到：解:——數(shù)據(jù)選擇器2024/2/2814例6：用一片74153設(shè)計一個1位全加器。解：1/2-74153和1位全加器的諾圖分別如下：降1維降1維——數(shù)據(jù)選擇器2024/2/28第15頁D0=D3=Ci-1D1=D2=Ci-1D0=0，D1=D2=Ci-1

D3=1再將Ai、Bi

分別接74153的A1、A0，得圖4.2.27

對比得對比得四選一MUX卡諾圖接上例——數(shù)據(jù)選擇器2024/2/28第16頁圖4.2.27D0=D3=Ci-1D1=D2=Ci-1D0=0，D1=D2=Ci-1

D3=1接上例——數(shù)據(jù)選擇器1位全加器2024/2/28第17頁(a)(b)圖4.2.28降1維降1維可用八選一MUX實現(xiàn)可用四選一MUX實現(xiàn)例4.2.1：分別用一片74151和?-74153實現(xiàn)函數(shù)

F=ABC+ABC+ABD+ABD+ACD。——數(shù)據(jù)選擇器解：采用降維法2024/2/28第18頁用74151實現(xiàn)：A、B、C分別接A2、A1、A0

；再與74151的卡諾圖比對，得74151數(shù)據(jù)輸入端為：D0=D3=D5=1，D1=D2=0，D4=D，D6=D7=D圖4.2.28(c)接上例——數(shù)據(jù)選擇器2024/2/2819D0=C，D1=C，D2=C+D，D3=D用74153實現(xiàn)：A、B分別接?-74153的A1、A0

；再與74153的卡諾圖比對，得?-74153數(shù)據(jù)輸入端為：圖4.2.28(d)接上例——數(shù)據(jù)選擇器2024/2/28第20頁用數(shù)據(jù)選擇器分時傳輸組成動態(tài)譯碼功能？——數(shù)據(jù)選擇器當(dāng)?shù)刂妨孔兓芷诖笥?5次/秒，人眼則無明顯閃爍感。1097382024/2/28第21頁四、數(shù)據(jù)比較器1.四位并行數(shù)據(jù)比較器7485圖4.2.29(c)簡化符號數(shù)碼A輸入端級聯(lián)輸入端比較結(jié)果輸出數(shù)碼B輸入端——數(shù)據(jù)比較器比較原則：高位相等，比較低位。低位數(shù)的比較結(jié)果2024/2/28第22頁本位數(shù)據(jù)相同時，最終結(jié)果取決于低位的級聯(lián)4位數(shù)值比較器7485功能表表4.2.10——數(shù)據(jù)比較器1.先從高位比起，高位大的數(shù)值一定大；2.若高位數(shù)相等，則繼續(xù)比較低位數(shù)。本位比較,即沒有來自低位的比較結(jié)果時，應(yīng)令(A>B)=(A<B)=0,(A=B)=1！2024/2/2823(1)串聯(lián)方式2.數(shù)據(jù)比較器的應(yīng)用舉例——數(shù)據(jù)比較器低4位高4位比較：A7A6A5A4A3A2A1A0B7B6B5B4B3B2B1B0高位數(shù)據(jù)相同時，比較結(jié)果取決于自低位的級聯(lián)輸入！沒有來自低位的比較結(jié)果時，應(yīng)令(A>B)=(A<B)=0,(A=B)=1！2024/2/28第24頁圖4.2.31(2)并聯(lián)方式——數(shù)據(jù)比較器比較16位二進制數(shù)：

A15…A0B15…B02024/2/28第25頁例：設(shè)計一個比較器，完成三個

4

位數(shù):

A(a3a2a1a0)、B(b3b2b1b0)、C(c3c2c1c0)

的比較，并能判斷：

(1)三個數(shù)是否相等。

(2)若不相等，A數(shù)是最大還是最小?比較原則分析：若A<B,A<C，則A最小?？梢杂脙善?4LS85實現(xiàn)。先將A與B比較；然后，A與C比較：若A=B,A=C，則A=B=C；若A>B,A>C，則A最大；——數(shù)據(jù)比較器2024/2/28第26頁A最大

A最小&&&c1c0c3c2b1b0b3b2a1a0a3a211IA>B

IA<B

FA>BFA=BFA<BIA=B

IA>B

IA<BFA>BFA=BFA<B

IA=BA1A0A3A2A1A0A3A2B1B0B3B2B1B0B3B2

A=B=C——數(shù)據(jù)比較器2024/2/28第27頁課堂討論：用7485構(gòu)成4位二進制數(shù)的判別電路。當(dāng)二進制數(shù)A3A2A1A0

(1010)2時，判別電路輸出

F為1，否則輸出

F為0。

分析：將輸入二進制數(shù)A3A2A1A0與(1001)2進行比較，即將7485的A輸入端接A3A2A1A0，B輸入端接(1001)2。當(dāng)A3A2A1A0

(1010)2時，比較器A>B端輸出為1。因此,可用A>B端作為判別電路的輸出

F。——數(shù)據(jù)比較器AB2024/2/2828圖4.2.331.四位串行進位全加器五、全加器

A3A2A1A0+S0B3B2B1B00C0C1C2S1S2S3COC0C1C2CI——全加器特點：簡單、慢完成一次加法運算要經(jīng)過4個全加器的傳輸延遲時間。2024/2/28第29頁2.四位超前進位全加器74283

——全加器基本原理：第i位加的進位信號CIi是兩個第

i

位加數(shù)以前各位(0

~

i

1)的函數(shù)，可在相加前由A,B兩數(shù)確定，不需逐級計算。輸入輸出AiBiCIi

SiCOi000

0

0001

1

0010

1

0011

0

1100

1

0101

0

1110

0

1111

1

1速度快，每一位的和Si及最后的進位CI基本同時產(chǎn)生。2024/2/28第30頁C1=A1B1+A1C0+B1C0=g0(A1,B1,C0)=g1(A1,B1,A0,B0,CI)S3=f3(A3,A2,A1,A0,B3,B2,B1,B0,CI)C3=g3(A3,A2,A1,A0,B3,B2,B1,B0,CI)由于全加器Si=Ai⊕Bi⊕Ci-1

Ci=AiBi+AiCi-1+BiCi-1

S0=A0⊕B0⊕CI=f0(A0,B0,CI)C0=A0B0+A0CI+B0CI=g0(A0,B0,CI)S1=A1⊕B1⊕C0=f0(A1,B1,C0)=f0(A1,B1,g0(A0,B0,CI))=f1(A1,B1,A0,B0,CI)則和

——全加器2024/2/28第31頁圖4.2.34(c)簡化符號——全加器A3A2A1A0+S0B3B2B1B0CIC0C1C2S1S2S3CO低位的進位向高位的進位2024/2/28第32頁注:當(dāng)相加結(jié)果S3S2S1S0為1010時,應(yīng)修正!解：當(dāng)小數(shù)部分大于4時,整數(shù)部分應(yīng)加1,即A3A2A1A0

1COS3S2S1S0例

4.2.2

已知BCD碼(A3A2A1A0.a3a2a1a0)8421BCD，

試設(shè)計一個電路將該數(shù)四舍五入。3.全加器的應(yīng)用舉例

因為1010不是(10)10的8421BCD碼表示形式,正確結(jié)果應(yīng)為

0001

0000,所以1

0

1

0

0

1

1

00

0

0

1

0

0

0

0非法碼加6修正電路分析如下：——全加器2024/2/28第33頁4圖4.2.35增加按鍵、編碼器74147、顯示譯碼器7448、數(shù)碼管可以構(gòu)成一個實用的按鍵顯示電路?！悠鱁=A3A02024/2/28第34頁課堂練習(xí)：將BCD的8421碼轉(zhuǎn)換為余3碼。輸入輸出DCBAY3Y2Y1Y000000011000101000010010100110