第6章邏輯門和組合邏輯電路

邏輯門和組合邏輯電路第6章模擬信號:時間和幅度都是連續(xù)變化的，在一定動態(tài)范圍內(nèi)可取任意值。溫度、壓力、流量、液面……模擬電路:模擬和數(shù)字t10f(t)t放大處理模擬信號的電路。數(shù)字電路的基本知識和有關(guān)概念數(shù)字信號:離散性,脈沖信號，只存在高低兩種電平的相互轉(zhuǎn)化010101010101001110100010100111110001110邏輯關(guān)系正邏輯負邏輯高電平高電平低電平低電平

1001以后沒有特殊說明都是指正邏輯在TTL電路中“1”=3.6V左右，“0”=0.3V左右

數(shù)字電路中，用矩形脈沖信號的高、低電平代表兩種對立的邏輯狀態(tài)或二進制數(shù)碼“1”和“0”。：事物的某種因果關(guān)系的概括。為了傳遞脈沖信號，數(shù)字電路的晶體管通常工作在開關(guān)狀態(tài)下，即交替地工作在截止與飽和導通兩種狀態(tài)。NPN晶體管截止時，VC≈

UCC，集電極輸出為高電平(“1”態(tài))；管子飽和導通時，VC≈

UCES(

0.3~0.5V)

，輸出為低電平(“0”態(tài))。UCCUBBEABCF1.與邏輯關(guān)系：當決定事件的各個條件全部具備之后，事件才會發(fā)生。ABCFF=ABC&一、與門電路ABCF00000000000111100001111010101011與門邏輯狀態(tài)表2.邏輯符號及邏輯表達式邏輯變量邏輯乘法邏輯門電路3.與門電路的實現(xiàn)二極管與門電路+12VABCDBDCDAuF=0.3VFR設(shè)二極管管壓降為0.3V設(shè)uA=0，uB=uC=3VuF

=0.3VF=0DB、DC截止則DA導通uF=0.3V+12VABCDADBDCFR設(shè)

uA=uB=uC=0DA、DB、DC都導通F=0uF

=0.3VuF=3.3V

+12VABCDADBDCFR設(shè)uA=uB=uC=3V

uF

=3.3V，F(xiàn)=1DA、DB、DC都導通+12VABCDADBDCF由以上分析可知：只有當A、B、C全為高電平時，輸出端才為高電平。正好符合與門的邏輯關(guān)系。F=ABCABCF&RAEBCF1.或邏輯關(guān)系：當決定事件的各個條件中有一個或一個以上具備之后，事件就會發(fā)生。??二、或門電路FABCF=A+B+C>1ABCF00010111110111100001111010101011或門邏輯狀態(tài)表2.邏輯符號及邏輯表達式邏輯加法–12V設(shè)

uA=3V，uB=uC=0V則DA導通，DB、DC截止

uF

=3–0.3=2.7VF=1DAFABCDBDCuF=2.7V二極管或門電路R3.或門電路的實現(xiàn)設(shè)二極管管壓降為0.3VDA

–12VFABCDBDC設(shè)uA

=uB

=uC

=3VDA

、DB、DC都導通uF=2.7VuF

=2.7V，F(xiàn)=1RDA

–12VFABCDBDCRuF=–0.3V設(shè)uA=uB=uC=0V

DA、DB、DC都導通uF

=–0.3V，F(xiàn)=0DA–12VFABCDBDCF=A+B+C由以上分析可知：只有當A、B、C全為低電平時，輸出端才為低電平。正好符合或門的邏輯關(guān)系。RFABC>1EF1.非邏輯關(guān)系：決定事件的條件只有一個,當條件具備時,

事件不會發(fā)生;條件不存在時,事件發(fā)生。A1FF=AAR??三、非門電路AF0011非門邏輯狀態(tài)表2.邏輯符號及邏輯表達式邏輯求反或非運算3.

非門電路設(shè)uA=3V?+12V+3VDRCT–12VRBRKAFuF=0.3VT飽和導通uF=0.3V，D截止

F=0選擇適當?shù)腞K使輸入高電平時，晶體管T工作在飽和區(qū)，集電極電壓UCES0.3V，稱為晶體管的飽和壓降，這時相當于開關(guān)閉合。設(shè)uA=0VT截止，D導通A1FF=A?+12V+3VDRCT–12VRBRKAFuF=3.3V?uF=3.3V，F(xiàn)=1由以上分析可知：當A為低電平時，輸出端為高電平。當A為高電平時，輸出端為低電平。正好符合非門的邏輯關(guān)系。F=ABCABC1F&ABCF&四、復合門電路ABCF00011111110111100001111010101010與非門邏輯狀態(tài)表有低必高，全高才低1.與門和非門構(gòu)成與非門

邏輯符號邏輯表達式2.或門和非門構(gòu)成或非門

ABC1F>1F=A+B+CABCF>1ABCF00001000000111100001111010101010或非門邏輯狀態(tài)表有高必低，全低才高邏輯符號邏輯表達式3.與或非門F=AB+CDABCDF&&>1ABCD00011110100000011100110110000101邏輯狀態(tài)表F01001110ABCD11111100011110011100110110001100邏輯狀態(tài)表F01001110邏輯狀態(tài)表ABF0000111011105.同或門AB=1FF=AB+AB=A+B+4.異或門

ABF=1邏輯狀態(tài)表ABF001010100111F=AB+AB=A+BABCF&AB=1FABF=1FABC1ABCDF&>1A1F圖1圖2圖4圖3圖5圖6&AB例：畫出對應于兩輸入端的與門、或門、與非門、或非門的輸入波形的輸出波形。與門或門與門：全1才1；或門：有1就1與非門或非門與非門：有低必高，全高才低；或非門：有高必低，全低才高輸入A、B波形如圖所示，請畫出與非門的輸出（F）波形。ABFF=AB課堂練習:&ABF

ABF001011101110邏輯狀態(tài)表1、晶體管的開關(guān)作用是()。(a)飽合時集—射極斷開，截止時集—射極接通(b)飽和和截止時集—射集均接通(c)飽合和截止時集—射極均斷開(d)飽合時集—射極接通，截止時集—射極斷開(d)2、由開關(guān)組成的邏輯電路如圖所示，設(shè)開關(guān)接通為“1”，斷開為“0”，電燈亮為“1”，電燈暗為“0”，則該電路的邏輯式為()。(a)F＝0

(b)F＝1

(c)F＝A（b）3、邏輯圖和輸入A，B

的波形如圖所示，分析當輸出F為“1”的時刻，應是()。(a)t1 (b)t2 (c)t3（a）1、基本運算規(guī)則

一、邏輯代數(shù)的基本運算規(guī)則和定理邏輯代數(shù)及其在組合邏輯電路中的應用2、與普通代數(shù)相同的某些定律邏輯表達式的某些項(或因子)可能被其他項所包含，因而是多余的或無關(guān)的，可以“取消”或“吸收”。常用的有：3、吸收律分配律：A+BC

=

(A+B)(A+C)證明：A+A·B

=

(A+A)(A+B)=A

+B4、反演律(德?摩根定理)邏輯變量的與非運算等于它們的非或運算，即邏輯變量的或非運算等于它們的非與運算，即10001000111011101010110001010011BA該定理可用窮舉法來證明，其邏輯狀態(tài)表如下所示：例同一個邏輯函數(shù)的表達式可以有多種形式。根據(jù)簡化的邏輯函數(shù)表達式，可以畫出相應的簡化的邏輯圖。

由于與或表達式最為常見，所以一般所說的化簡，是指要求化為最簡與或表達式，即滿足：（1）乘積項的數(shù)目最少，（2）每個乘積項中所含變量的個數(shù)也最少。常用的化簡方法：

二、利用邏輯代數(shù)公式化簡邏輯函數(shù)消去法例1消去法反演律消去法(2)例2：已知邏輯函數(shù)(1)畫出原邏輯函數(shù)的邏輯圖；(2)用邏輯代數(shù)簡化邏輯表達式；(3)畫出簡化邏輯函數(shù)的邏輯圖。解：(1)C1C11AB+CAB&ABAC&F1B1FAC(3)已知組合邏輯電路圖，確定它們的邏輯功能。分析步驟：（1）根據(jù)邏輯圖，寫出邏輯函數(shù)表達式；（2）對邏輯函數(shù)表達式進行化簡；（3）根據(jù)最簡表達式列出邏輯狀態(tài)表；（4）由邏輯狀態(tài)表確定邏輯電路的功能。組合邏輯電路：某一時刻的輸出狀態(tài)僅由該時刻電路的輸入信號所決定的數(shù)字電路。三、邏輯代數(shù)在組合邏輯電路中的應用1、組合邏輯電路的分析2.邏輯表達式1.邏輯圖邏輯函數(shù)的三種表示方法AB1C&F>13.邏輯狀態(tài)表邏輯狀態(tài)表是用列表的方法將邏輯電路輸入變量不同組合狀態(tài)下所對應的輸出變量的取值一一對應列入一個表中，此表稱為邏輯函數(shù)的邏輯狀態(tài)表。ABCF00011011101110001111010010111011邏輯狀態(tài)表&1例1:分析下圖邏輯電路的功能。&1&ABFABABAB邏輯狀態(tài)表AB

F001010100111功能：當A、B取值相同時，輸出為1，是同或電路。AB=1F邏輯式邏輯圖Y=BC+AAB1C&Y>1ABCY0001101110111000111101001011101

1真值表例1：列下圖邏輯電路的表達式和真值表例2：分析下圖邏輯電路的功能。Y=ABAB=AB+AB真值表ABY001010100111功能：當A、B取值相同時，輸出為1，是同或電路。&1&1&ABYABABABAB=1Y&1例3：分析下圖邏輯電路的功能。&1&ABY真值表ABY000011101110功能：當A、B取值不同時，輸出為1，是異或電路。AB=1YY=AB+AB=AB+AB例4:分析下圖邏輯電路的功能。邏輯狀態(tài)表AB

F1000010101110F2F310010010功能:

當A>B

時,F1=1;

當A<B

時,F3=1;

當A=B

時,F2=1;是一位數(shù)字比較器F1F2F311AB>1>1>1根據(jù)給定的邏輯要求，設(shè)計出邏輯電路圖。設(shè)計步驟：（1）根據(jù)邏輯要求，定義輸入輸出邏輯變量，列出邏輯狀態(tài)表；（2）由邏輯狀態(tài)表寫出邏輯函數(shù)表達式；（3）化簡邏輯函數(shù)表達式；（4）畫出邏輯圖。2、組合邏輯電路的設(shè)計CA三人表決電路例1：用與非門設(shè)計一個三人表決電路10+5VBRFABCF00000001101110001111010010111011邏輯狀態(tài)表解：（1）根據(jù)邏輯要求，定義輸入輸出邏輯變量，列出邏輯狀態(tài)表；輸入是A、B、C三人的“贊成”或“反對”，輸出F是“多數(shù)贊成”(通過)或“多數(shù)反對”(否決)。用“1”和“0”分別表示“贊成”、“通過”和“反對”、“否決”，則可得其邏輯狀態(tài)表。R（2）由邏輯狀態(tài)表寫出邏輯函數(shù)表達式，一般采用積和法。2）各個輸出為1的組合之間，符合“或”的關(guān)系。1）以輸出為1列方程。每一組輸入變量與輸出變量之間滿足“與”的關(guān)系，輸入變量為1取變量本身，為0取該變量的反。所謂積和法就是用與或表達式來寫邏輯函數(shù)。ABCF00000001101110001111010010111011邏輯狀態(tài)表ABCABCABCABC+++F=三人表決電路10A+5VBCRF&&&&R例2：設(shè)計一個可控制的門電路，要求：當控制端

E=0時，輸出端F=AB；當E=1時，輸出端F=A+B控制端EABF00000001101110001111010010111011邏輯狀態(tài)表輸入輸出&&&ABEF>1例3：設(shè)計一個三變量奇偶檢驗器。

要求:

當輸入變量A、B、C中有奇數(shù)個同時為

1時，輸出為1，否則為0。用與非門實現(xiàn)。(1)列真值表(2)寫出邏輯表達式

0000

A

B

C

Y0011010101101001101011001111(3)用與非門構(gòu)成邏輯電路

(4)邏輯圖YCBA01100111110&&&&&&&&10103、常用組合邏輯電路－加法器兩個二進制數(shù)之間的算術(shù)運算無論是加、減、乘、除，最終都可化作若干步加法運算進行。因此加法器是算術(shù)運算器的基本單元。加法器分為一位加法器和多位加法器。一位加法器又分為半加器和全加器。兩個二進制數(shù)相加時不考慮低位的進位信號，但可向高位輸出進位值，稱為“半加”，實現(xiàn)半加操作的電路叫做半加器。

COSCAB半加器邏輯符號邏輯狀態(tài)表ABC0000101011S010110（1）半加器=1&ABSC半加器邏輯圖如果相加時考慮來自低位的進位以及向高位的進位，則稱為“全加”。實現(xiàn)全加操作的電路叫做全加器。AnBnCn-1Sn00000001101110001111010010111011邏輯狀態(tài)表Cn01111000（2）全加器AnBnCn-1Sn00000001101110001111010010111011邏輯狀態(tài)表Cn01111000全加器由半加器及或門組成的全加器半加器AnBnCn-1CnSnSAnBn≥1C半加器

CO

CnAnBnCISnCn-1全加器邏輯符號1、F=AB+BC+CA

的“與非”邏輯式為()。2、邏輯電路如圖所示，其邏輯式為()。

COCnAnBnCISnCn-1例：試用74LS183構(gòu)成一個四位二進制數(shù)相加的電路S0S1S2C3A2

B2A1

B12Ci

2S

1Ci

1S2A

2B

2Ci-11A1B1Ci

-174LS1832Ci

2S

1Ci

1S2A

2B

2Ci-11A1B1Ci

-174LS183S3A0

B0A3

B3

74LS183是加法器集成電路組件，含有兩個獨立的全加器。一、數(shù)制和編碼編碼:給一組代碼分別賦以一定的含義編碼、譯碼和數(shù)字顯示十進制數(shù)“逢十進一”二進制數(shù)“逢二進一”代碼:多位二進制數(shù)的排列組合從由0和1二進制數(shù)碼組成的4位十六種狀態(tài)中，按一定規(guī)則選取十個狀態(tài)(舍去六個狀態(tài))代表十進制的十個數(shù)碼稱為二－十進制編碼BCD編碼或BCD碼數(shù)目計數(shù)制數(shù)目計數(shù)制十進制二進制十進制二進制零00000九91001一10001十101010二20010十一111011三30011十二121100四40100十三131101五50101十四141110六60110十五151111七70111八81000

常用BCD編碼表十進制8421碼5421碼2421碼5211碼余3碼000000000000000000000100010001000100010100200100010001001000101300110011001101010110401000100010001110111501011000010110001000601101001011010011001701111010011111001010810001011111011011011910011100111111111100權(quán)8421542124215211

無權(quán)碼8421編碼——最常用的編碼，即按照4位二進制數(shù)每一位的權(quán)(從左往右為8,4,2,1)取前十個狀態(tài)(舍去后六個狀態(tài))代表十進制的十個數(shù)碼。二、編碼器編碼器的功能是將某種輸入信號(例如代表不同的十進制數(shù)的按鍵開關(guān)的接通)“編”成(實際上是某種邏輯運算)相應的二進制代碼。&&&&???????????????+5VR10DCBAY0Y1Y2Y3Y4Y5Y6Y7Y8Y9

0111該編碼器電路在使用時，同一時間只能按一個鍵。A=Y1Y3Y5Y7Y9D=Y8Y9B=Y2Y3Y6Y7C=Y4Y5Y6Y7Y401111111111011111111110111111111

1011111111

1101111111

1110111111

1111011111

11111011DCBAY0Y2Y5Y1Y3Y6Y7Y8Y9111111110111111111108421編碼器邏輯狀態(tài)表A=Y1Y3Y5Y7Y9=Y1+Y3+Y5+Y7

+Y9000000010010001101

0101

1001

111000100101

00譯碼是編碼的逆過程，將二進制代碼按編碼時的原意翻譯成有特定意義的輸出量。三、譯碼器例如：2線—4線譯碼器、3線—8線譯碼器、

4線—16線譯碼器輸入有幾種可能的狀態(tài)(或有用的狀態(tài))，就有幾根信號輸出線的譯碼器叫做通用譯碼器。即若輸入端的數(shù)目為n，則輸出端的數(shù)目N=2n。和顯示器件(我國采用七段字形顯示器)配合的譯碼器叫做顯示譯碼器。1.通用譯碼器12345678

A0A1

A2

SB

SCSAY7

地

VCCY0Y1Y2Y3Y4Y5Y674LS1381615141312111091234567874LS138管腳圖

A2

A0是譯碼器輸入端，Y0

Y7是譯碼器輸出端，且以反碼形式輸出。SC、

SB、SA為三個使能輸入端，只有當它們分別為0、0、1時，譯碼器才正常譯碼；否則不論A2

A0為何值，Y0

Y7都輸出高電平。以3線—8線譯碼器74LS138為例說明A2A1A0Y0Y2Y5Y4Y1Y3Y6Y774LS138邏輯狀態(tài)表00001110001111010010110101111111101111111101111111

10111111

11011111

11101111

11110111

111110Y0=A2A1A0Y1

A2A1A0=Y2=

A2A1A0Y7=

A2A1A0……SCSASB+1010101010101010

10

11111111111111111A0

A2

A2

A2

A111A1A1A0

A0

Y0=A2A1A0…...Y7=A2A1A0Y1A2A1A0=當SA=1、SB=SC=0時，才正常譯碼。1SASBSCG>1&&&所以Y2=D例：用74LS138構(gòu)成八路數(shù)據(jù)分配器。

DY0Y5Y4Y1Y3Y6Y7當A2A1A0=010

時SA=1,SB=0,Y2Y2=0如果D=0,即SC=0,正常譯碼,Y2=1如果D=1,即SC=1,不譯碼,74LS138A0

A2

A1SASBSC1Y6Y7DA2

A1A0

Y0Y1…..…..數(shù)據(jù)輸入選擇控制端A2A1A0譯碼器的應用舉例在數(shù)字系統(tǒng)中，往往需要把公共數(shù)據(jù)線上的數(shù)據(jù)按要求傳送到不同的單元，即對數(shù)據(jù)進行分配，這可由譯碼器完成。二－十進制譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習慣的十進制數(shù)碼顯示出來，這就要用到顯示譯碼器。2、顯示譯碼器（1）顯示器件(常用的是七段顯示器件)以發(fā)光二極管(LED)顯示器為例，是由七個發(fā)光二極管組成，它們是由特殊的半導體材料磷砷化鎵組成，在加正向電壓導通時會發(fā)光。abcdfgeabfgecd?fg

abedc?+5Vabcdefg+++++?共陰極接法共陽極接法該顯示器內(nèi)部電路有兩種接法?abcdefg1101101abcdefg74LS48161514131211