第52章穩(wěn)定性和防干擾問題

第6章穩(wěn)定性和防干擾問題6.1

電磁干擾的防治措施串?dāng)_問題接地保護(hù)措施6.2

軟件防干擾措施看門狗定時器

11、電磁干擾的防治措施

1）常見的電磁干擾的來源射頻干擾靜電放電電力干擾自兼容性時鐘電路產(chǎn)生寬頻譜的射頻輻射無線電廣播電子元器件的位置影響系統(tǒng)的電磁兼容性設(shè)計不佳，完成質(zhì)量不高，電纜與接頭的接地不良。錯誤的PCB布局，包括：時鐘和周期信號走線設(shè)定；PCB的分層排列及信號布線層的設(shè)置；對于帶有高頻RF能量分布成分的選擇；共模與差模濾波；接地環(huán)路；旁路和去耦不足。2

2）元件與電磁兼容分布參數(shù)一個印刷線路板上的過孔大約引起0.6pF的電容。一個集成電路本身的封裝材料引入2~10pF的分布電容。一個線路板上的接插件有5~20nH的分布電感。一個雙列直插的24引腳集成電路插座，引入4～18nH的分布電感。所有電子元件的引腳都存在引線電感。電路板的過孔也增加電感值。當(dāng)在其附近有信號走線時，在器件接地管腳和系統(tǒng)接地板之間，將出現(xiàn)阻抗失配。當(dāng)存在走線阻抗失配時，導(dǎo)致射頻電流。因此，必須設(shè)計去耦電容使引線長度電感最小化，包括過孔電感和器件引線電感。3

噪聲耦合路徑43）采用防治的技術(shù)屏蔽襯墊接地濾波去耦適當(dāng)布局和布線絕緣與分離電路阻抗匹配控制I/O內(nèi)部互連接設(shè)計元件包內(nèi)部的PCB抑制技術(shù)54）消除地電位跳躍地電位跳躍：地電位不均勻措施：降低芯片內(nèi)部的輸出轉(zhuǎn)換時間芯片內(nèi)部使用多條內(nèi)部接地線PCB板設(shè)計接地平面負(fù)載控制減小負(fù)載電容，增加電阻。布線要最大程度地減小PCB布線時電源和接地的電感，而不僅僅是輸出信號線路的電感。元件封裝使用接地參考引線在器件中心（4nH）的器件來代替接地參考引線在拐角處（15nH）的器件。由于這一原因，表面貼裝器件要優(yōu)于通孔器件。65）時鐘源的電源濾波時鐘源概述一種是直接的時鐘頻率提供給處理器；另一種是倍頻方案，即振蕩器產(chǎn)生的低頻時鐘，加到處理器的時鐘輸入引腳上，處理器的內(nèi)部有鎖相倍頻電路。影響時鐘源因素電源抖動時鐘抖動解決方案：電源濾波設(shè)計濾波電路的原則必須將濾波器盡可能地靠近振蕩器的電源輸入引線，以最大程度地減小射頻環(huán)路電流。使用表面安裝器件要比使用通孔器件好，因為前者元件中的引線電感要小。76）集成電路的輻射考慮降低元件輻射的措施PCB設(shè)計上的考慮保持較短的引線長度（減小輸出回路的面積）。使時鐘信號遠(yuǎn)離I/O電路和線路（防止耦合）。通過串聯(lián)阻抗（電阻器或鐵氧體磁環(huán)）提高時鐘線路的輸出阻抗。元件設(shè)計和制造的考慮87）元件的布局和布線98）旁路和退耦旁路和退耦旁路和去耦可防止能量從一個電路傳到另一個電路，例如用于隔離級聯(lián)電路的前后級、電路的反饋等，進(jìn)而提高電路的信號傳輸?shù)馁|(zhì)量。去耦電容通常安裝在數(shù)字器件的電源引腳附近旁路通常指的是把電路中的某一部分的交流信號接到地上10

電源和接地層的物理關(guān)系產(chǎn)生了一個大的去耦電容器考慮這種自帶的電容器的自諧振問題，許多多層PCB板的自諧振頻率通常在200~400MHz解決方案并聯(lián)電容器指的是多個（通常是兩個）數(shù)值相差比較大的電容器并聯(lián)在一起，作為去耦和旁路作用。例如0.01μF與100pF的電容并聯(lián)使用。1.在電路板上安裝具有不同自諧振頻率的附加去耦電容，這樣可避免發(fā)生與PCB板電源和接地層的尖峰共振。2.改變這兩個層間的空間距離，從而改變了電容的值，也改變了它的自諧振頻率。但是，使用這種技術(shù)的一個不利之處在于信號布線層的阻抗也要改變。使用原則并聯(lián)的兩個電容器分別聯(lián)在兩個電源引腳上。兩個電容器的電容值要相差100倍。11去耦電容參數(shù)的選擇一般地，去耦電容值的選用并不嚴(yán)格，可按C×F＝l選用，10MHz取0.1μF；100MHz取0.01μF；對由微控制器構(gòu)成的系統(tǒng)，取0.1—0.0lμf之間都可以。129）安裝電源板的安裝4層板，中間2層：電源和地；上下兩層是信號層多層板：多種方法設(shè)備的接地機(jī)殼地與電源地之間通過電容相連去耦電容的安裝減少引線的長度電容結(jié)構(gòu)考慮：盡量使用改進(jìn)的平面結(jié)構(gòu)的電容器安裝位置考慮13大電容的放置位置作用能量儲存，為電路提供穩(wěn)定的電壓和電流大電容的使用在每兩個LSI和VLSI器件之間要放一個大電容。電源與PCB的接口處。自適應(yīng)卡、外圍設(shè)備和子電路I/O接口與電源終端連接處。功率損耗電路和元器件的附近。輸入電壓連接器的最遠(yuǎn)位置。遠(yuǎn)離直流電壓輸入連接器的高密元件布置。時鐘產(chǎn)生電路和脈動敏感器件附近。在存儲器附近安裝大電容。因為存儲器工作和待機(jī)時電流變化非常大。為多管腳的VLSI安裝大電容。142、串?dāng)_問題1）概念串?dāng)_是指走線、導(dǎo)線、走線和導(dǎo)線、電纜束、元件及任意其它易受電磁場干擾的電子元件之間的不希望有的電磁耦合。串?dāng)_是由網(wǎng)絡(luò)中的電流和電壓產(chǎn)生的，有些類似于天線耦合。2）串?dāng)_的耦合方式電容耦合電容耦合通常是因為走線之間存在分布電容。電容耦合是走線與信號交疊區(qū)域之間距離間隔的直接函數(shù)。電感串?dāng)_電感串?dāng)_指的是物理位置很接近的走線，它們之間通過磁場能量（磁通量）相互干擾。電路中源與受干擾走線間阻抗越大產(chǎn)生的串?dāng)_電平越高。153）反射和衰減振蕩現(xiàn)象阻抗不連續(xù)的情形走線寬度的變化網(wǎng)絡(luò)終端的不匹配缺少終端T型接線器或二分支走線布線層間的導(dǎo)孔變化的負(fù)載和邏輯器件大電源平面不連續(xù)轉(zhuǎn)換連接器走線阻抗的變化16

信號失真的鑒定17

走線上的過沖振蕩18

4）減少串?dāng)_的設(shè)計技術(shù)根據(jù)功能分類邏輯器件系列，保持總線結(jié)構(gòu)被嚴(yán)格控制。盡量減少元器件之間的物理距離。減少并行布線走線的長度。元件要遠(yuǎn)離I/O互連接口及其它易受數(shù)據(jù)干擾及耦合影響的區(qū)域。對阻抗受控走線或頻譜能量豐富的走線提供正確的終端匹配。避免互相平行的走線布線，提供走線間足夠的間隔以最小化電感耦合。通過增加信號線之間的距離，可以減少串?dāng)_。如走線間距離間隔（走線中心間的距離）必須是單一走線寬度的三倍；或兩個走線間的距離間隔必須大于單一走線寬度的二倍。19

相鄰層（微帶或帶狀線）上的布線要互相垂直。以防止層間的電容耦合。降低信號到地的參考距離間隔。降低走線阻抗和信號驅(qū)動電平。隔離布線層，布線層必須在實心平面結(jié)構(gòu)下按相同軸線布線（典型的是背板層疊設(shè)計）。在PCB層疊設(shè)計中把高噪聲發(fā)射體（時鐘、I/O、高速互連等）分割或隔離在不同的布線層上。20

5）設(shè)計PCB走線時的原則：走線盡量使用直線，可以使走線阻抗匹配。使用盡量少的過孔，走線轉(zhuǎn)換層面時，盡量在元件引腳處進(jìn)行。走線盡量短。理想情況下，走線阻抗誤差應(yīng)保持在±10％以內(nèi)。在某些情況下，在對性能進(jìn)行仔細(xì)的論述后，±20％~30％誤差也可能被接受。213、接地問題1）信號電壓參考地單點接地技術(shù)串聯(lián)接地并聯(lián)接地多點接地技術(shù)混合接地22

2）單點接地的應(yīng)用單點接地技術(shù)常見于音頻電路、模擬設(shè)備、工頻及直流電源系統(tǒng)，還有塑料封裝的產(chǎn)品。雖然單點接地技術(shù)通常在低頻采用，但有時它也應(yīng)用于高頻電路或系統(tǒng)中。單點接地小結(jié)（1）一般適用于低頻應(yīng)用（工作頻率低于1MHz）和直流應(yīng)用。（2）設(shè)計時需要考慮分布電感和分布電容的存在，這些分布參數(shù)可能產(chǎn)生諧振。（3）存在輻射耦合、串?dāng)_等問題。（4）接地線上存在直流壓降，因此大功率應(yīng)用需要考慮。23

單點接地技術(shù)24

3）多點接地的原則

-到接地平面的接地線盡量短，以使引線電感最小化，如在甚高頻電路中，引線長度小于1英寸。使兩個接地引線之間的物理距離不能超過被接地的電路部分中的最高頻率信號波長的1/20。在甚高頻電路中，元件接地引線的長度要盡可能短。4）數(shù)字電路的接地采用多點接地技術(shù)特別是高速數(shù)字電路25

輸入/輸出連接器的設(shè)置從PCB的接地板到輸入/輸出支架之間必須提供多點接地連接避免接地環(huán)路26BGA器件的出現(xiàn)器件引腳數(shù)越來越多帶來的問題。BGA，種球柵陳列（Ball-GridArray）封裝，它出現(xiàn)于20世紀(jì)90年代初。27BGA器件的特點BGA器件的優(yōu)點管腳密度大：相對于同樣尺寸的QFP器件，BGA能夠提供多至幾倍的引腳數(shù)。BGA器件缺點幾乎不能手工焊接。焊球在芯片的下面，焊接完成之后很難去判斷其焊接質(zhì)量。一旦發(fā)現(xiàn)焊接問題，重焊過程復(fù)雜。在調(diào)試階段，幾乎無法飛線。28BGA器件的布線問題中、大管腳間距BGA器件小管腳間距BGA器件主要取決于生產(chǎn)工藝。多個BGA器件的布局問題注意：所有BGA器件要在板的同一面。第一版硬件設(shè)計、布線時需要注意的問題電源和地管腳一定不要搞錯。所有信號都引出，以便飛線。294層電路板的分層問題器件密度較高SIGGND(PWR)優(yōu)質(zhì)布線層PWR(GND)（優(yōu)質(zhì)布線層）SIGSI性能好，EMI不很好器件密度較低或者芯片周圍有足夠面積覆銅GNDSIG(PWR)優(yōu)質(zhì)布線層SIG(PWR)優(yōu)質(zhì)布線層GNDSI、EMI都較好原則：地越多越好，信號離地越近越好306層電路板的分層問題器件密度較高SIGGNDSIGPWRGNDSIG器件密度較低GNDSIGGNDPWRSIGGND318層電路板的分層問題Signal1Power1>---Signal1|Ground2<---Power2Signal3Ground2Signal4328層電路板的分層問題Signal1Ground2Signal2Power1Ground2Signal3Ground3Signal433電源層和地層的注意事項絕對不要破壞地平面，即不要在底層內(nèi)走信號電源層可以走少量信號，以不影響電源走線為準(zhǔn)電源層分區(qū)注意鏡像原則34高速信號的處理SDRAM盡量等長，盡量短、粗LCD多混入地信號35以太網(wǎng)和USB接口需要考慮的問題盡量使用4層板或以上模擬差分信號走線要平行、緊靠，盡量粗、少打孔如果可能，以太網(wǎng)部分盡量使用集成變壓器的RJ45插座36音頻接口的處理盡量使用4層板或以上模擬和數(shù)字信號盡量遠(yuǎn)離注意模擬和數(shù)字地的處理374、保護(hù)措施1）選用EMC器件如TVS、TVP等。TVS是英文字transientvoltagesupervision的縮寫，意為瞬變電壓抑制器。TVS器件可以理解為一只高速的齊納二極管，或是兩只對頂?shù)摹⒅行臉O接地的齊納二極管，接在電源線與地線之間，它平時不導(dǎo)通，當(dāng)電源線上出現(xiàn)瞬間強(qiáng)干擾時，TVS器件快速導(dǎo)通，將強(qiáng)干擾信號短路掉。如果嵌入式系統(tǒng)是用于室外的，還要考慮防雷擊問題，防雷擊器件有壓敏電阻、自恢復(fù)保險絲等。382）抑制噪聲源能用低速芯片就不用高速的，高速芯片只用在關(guān)鍵地方。一片74HC04中有6個非門，如果時鐘電路用了其中的2個，另外4個盡量用在不重要的地方，尤其不要用在I/O驅(qū)動上。可用串一個電阻的辦法，降低控制電路沿上下跳變速率。盡量為繼電器提供某種形式的阻尼。使用滿足系統(tǒng)要求的最低頻率時鐘。時鐘產(chǎn)生器盡量靠近用到該時鐘的器件。石英晶體振蕩器外殼要接地。盡量讓時鐘信號回路周圍電場趨近于零。用地線將時鐘區(qū)圈起來，時鐘線要盡量短，不要引得到處都是。I/O驅(qū)動電路盡量靠近印制板邊，讓它盡快離開印制板。對進(jìn)入印制板的信號要加濾波。從高噪聲區(qū)來的信號也要加濾波。閑置不用的門電路輸入端不要懸空，閑置不用的運算放大器正輸入端要接地，負(fù)輸入端接輸出端。使用45°折線而不要用90°折線布線，以減小高頻信號對外的發(fā)射。393）減少噪聲的耦合在印刷線路板上按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要離得遠(yuǎn)一些。對特殊高速邏輯電路部分用地線圈起來。I/O片子靠近印刷線路板邊，靠近引出插頭。經(jīng)濟(jì)條件允許的話用多層板，以減小電源、地的寄生電感。單面板或雙面板用單點接電源和單點接地。電源線、地線盡量粗。時鐘、總線、片選信號要遠(yuǎn)離I/O線和接插件。模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時鐘線。對A/D類器件，數(shù)字部分與模擬部分寧可繞一下也不要交叉。時鐘線垂直于I/O線比平行于I/O線干擾小，時鐘元件引腳遠(yuǎn)離I/O電纜。40

11）元件引腳要盡量短，去耦電容引腳要盡量短。12）關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。13）噪聲敏感線不要與大電流、高速開關(guān)線平行。14）高速線要短要直。15）石英晶振下面和對噪聲特別敏感的器件下面不要走線。16）敏感信號與噪聲攜帶信號要通過一個接插件引出的話，例如用扁帶電纜引出，要使用地線—信號線—地線的引出法。17）弱信號電路、低頻電路周圍地線不要形成環(huán)路。18）攜帶高噪聲的引出線要絞起來，最好屏蔽起來。19）集成電路上該接電源、地的端都要接，不要懸空。414）減少噪聲的接收任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。使用高頻、低寄生電感的瓷片電容或多層陶瓷電容作去耦電容。每個集成電路加一個去耦電容。用大容量的鉭電容或聚酯電容而不用電解電容作電路充放電儲能電容。每個電解電容邊上都要加一個小的高頻旁路電容。需要時，線路中加鐵氧體高頻扼流環(huán)分離信號、噪聲、電源、地?？赡艿脑挘宇l率可選的帶通濾波器。使用管狀電容時，外殼要接地。處理器無用端要接高電平、接地，或定義成輸出端。A/D參考電平要加去耦電容，用串聯(lián)終端電阻的方法減小信號傳輸中的反射。盡量不用IC插座，而是將集成電路，特別是高性能的模擬電路器件和數(shù)字、模擬混合的集成電路直接焊在印刷線路板上。426.2

軟件防干擾措施

1、看門狗定時器看門狗電路可根據(jù)程序在運行指定時間間隔是否進(jìn)行相應(yīng)的操作來判斷程序運行是