第6章 指令系統(tǒng)

西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院2013年12月修訂計(jì)算機(jī)組成原理

第6章中央處理器6.1CPU的功能6.2CPU的組成6.3時(shí)序控制方式與時(shí)序系統(tǒng)6.4指令的微操作序列6.5微程序控制原理6.6流水線技術(shù)6.7微處理器中的新技術(shù)第6章中央處理器本章要點(diǎn)：1.CPU的功能和組成2.時(shí)序控制方式、時(shí)序系統(tǒng)及其作用3.指令執(zhí)行過程的微操作序列分解

4.組合邏輯控制器的設(shè)計(jì)思路和方法5.微程序控制原理、微指令的操作控制字段和順序控制字段的常見的編碼方法

6.流水線技術(shù)CPU：中央處理器（運(yùn)算器+控制器）現(xiàn)代CPU芯片內(nèi)一般包含：

·

運(yùn)算器

·

控制器

·Cache（高速緩存）

·MMU（內(nèi)存管理單元）

……第6章中央處理器§6.1CPU的功能CPU的功能:指令控制：產(chǎn)生下一條指令在內(nèi)存中的地址、取指令；操作控制：把指令分解成一系列的微操作控制信號(hào)，控制各部件完成指令所要求的動(dòng)作；時(shí)序控制：對(duì)指令的各個(gè)微操作實(shí)施時(shí)間的定時(shí)，使它們能夠按先后順序來(lái)執(zhí)行；數(shù)據(jù)加工：算術(shù)運(yùn)算、邏輯運(yùn)算；中斷處理：處理異常情況和特殊請(qǐng)求。其它：如總線管理等。計(jì)算機(jī)執(zhí)行程序的過程，即逐條執(zhí)行指令的過程。取指令取操作數(shù)執(zhí)行指令可插入DMA周期可插入中斷周期回顧：計(jì)算機(jī)執(zhí)行程序的過程CPUIRPCR0R1………………MMI/O設(shè)備I/O接口ALU以取指令過程為例，其具體操作包含以下內(nèi)容：

(1)控制器以PC中的二進(jìn)制編碼為內(nèi)存地址，通過系統(tǒng)總線（的地址線）向MM發(fā)送地址信息，并且通過系統(tǒng)總線（的控制線）向MM發(fā)“讀內(nèi)存”命令；回顧：計(jì)算機(jī)執(zhí)行程序的過程以取指令過程為例，其具體操作包含以下內(nèi)容：

(2)MM接到地址信息和“讀內(nèi)存”命令后，按第5章中所學(xué)的原理把內(nèi)存相應(yīng)單元中的二進(jìn)制編碼（即指令）讀到內(nèi)存的數(shù)據(jù)緩沖寄存器（MDR）中；同時(shí)，PC內(nèi)容遞增，為取下一條指令作準(zhǔn)備；CPUIRPCR0R1………………MMI/O設(shè)備I/O接口ALU回顧：計(jì)算機(jī)執(zhí)行程序的過程以取指令過程為例，其具體操作包含以下內(nèi)容：

(3)MM把MDR中的指令通過系統(tǒng)總線（的數(shù)據(jù)線）傳到CPU的指令寄存器（IR）中，為下一步指令譯碼作準(zhǔn)備。CPUIRPCR0R1………………MMI/O設(shè)備I/O接口ALU回顧：計(jì)算機(jī)執(zhí)行程序的過程

同樣，“取操作數(shù)”和“執(zhí)行”也要分解成若干步微操作來(lái)執(zhí)行！CPUIRPCR0R1………………MMI/O設(shè)備I/O接口ALU回顧：計(jì)算機(jī)執(zhí)行程序的過程§6.1CPU的功能CPU的功能:指令控制：產(chǎn)生下一條指令在內(nèi)存中的地址、取指令；操作控制：把指令分解成一系列的微操作控制信號(hào)，控制各部件完成指令所要求的動(dòng)作；時(shí)序控制：對(duì)指令的各個(gè)微操作實(shí)施時(shí)間的定時(shí)，使它們能夠按先后順序來(lái)執(zhí)行；數(shù)據(jù)加工：算術(shù)運(yùn)算、邏輯運(yùn)算；中斷處理：處理異常情況和特殊請(qǐng)求。其它：如總線管理等?！?.2CPU的組成CPUALU寄存器CU中斷系統(tǒng)控制總線數(shù)據(jù)總線地址總線CPU內(nèi)部主要包含：運(yùn)算部件ALU寄存器控制部件（時(shí)序部件和微操作信號(hào)發(fā)生器）中斷控制邏輯等?！?.2CPU的組成CPU總體結(jié)構(gòu)的設(shè)計(jì)主要考慮：1）設(shè)置哪些部件2）各部件之間如何連接（即數(shù)據(jù)通路）

3）主機(jī)與外設(shè)之間如何傳送信息----與指令系統(tǒng)的設(shè)計(jì)有密切關(guān)系CPUALU寄存器CU中斷系統(tǒng)控制總線數(shù)據(jù)總線地址總線6.2.1運(yùn)算部件1.基本的運(yùn)算部件

輸出移位級(jí)算邏運(yùn)算級(jí)選擇器／鎖存器移位器選擇器／鎖存器選擇命令…………選擇命令選擇命令選擇命令初始進(jìn)位ALU…………操作數(shù)操作數(shù)輸入級(jí)CPUALU寄存器CU中斷系統(tǒng)6.2.1運(yùn)算部件2.不同檔次的運(yùn)算部件

(1)低檔處理器（早期）設(shè)置一個(gè)ALU，硬件級(jí)只能實(shí)現(xiàn)基本的邏輯運(yùn)算功能。(2)普通處理器設(shè)置一個(gè)ALU，硬件級(jí)可實(shí)現(xiàn)定點(diǎn)加減乘除法運(yùn)算。浮點(diǎn)運(yùn)算可通過軟件（子程序）或浮點(diǎn)協(xié)處理器硬件來(lái)實(shí)現(xiàn)。CPUALU寄存器CU中斷系統(tǒng)6.2.1運(yùn)算部件2.不同檔次的運(yùn)算部件

(3)較高檔處理器單ALU，并將定點(diǎn)乘除和浮點(diǎn)部件作為基本配置。(4)高檔處理器包含多種運(yùn)算部件，例如定點(diǎn)標(biāo)量運(yùn)算器、浮點(diǎn)運(yùn)算器、向量運(yùn)算部件等。CPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置1.通用寄存器

存放原始數(shù)據(jù)和運(yùn)算結(jié)果；用戶可編程訪問；數(shù)量少則幾個(gè)，多則上百個(gè)?，F(xiàn)代計(jì)算機(jī)常采用RAM或雙口RAM來(lái)構(gòu)成寄存器組。CPUIRPCR0R1……ALU例如：MOVR0,25CPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置2.專用寄存器

(1)程序計(jì)數(shù)器PC（指令指針I(yè)P）用于提供讀取指令的地址。通過PC內(nèi)容的不斷更新，控制執(zhí)行指令序列的流向，從而產(chǎn)生所謂的控制流。CPUIRPCR0R1……ALUCPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置2.專用寄存器

(2)指令寄存器IR用于存放現(xiàn)行指令。為提高讀取指令的速度，大多數(shù)計(jì)算機(jī)都將指令寄存器擴(kuò)充為指令隊(duì)列（或稱指令棧），允許預(yù)取若干條指令，甚至有的還引入了指令Cache.CPUIRPCR0R1……ALUCPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置2.專用寄存器

(3)暫存器用戶不能直接訪問的寄存器，用來(lái)暫存信息。例如：源寄存器暫存寄存器等。CPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置2.專用寄存器

(4)狀態(tài)寄存器PSW用于指示CPU的工作方式、算邏運(yùn)算指令運(yùn)行結(jié)果的特征等。不同檔次的計(jì)算機(jī)，其PSW的內(nèi)容可能相差很大。選擇器／鎖存器移位器選擇器／鎖存器選擇命令…………選擇命令選擇命令選擇命令初始進(jìn)位ALU…………操作數(shù)操作數(shù)PSWCPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置2.專用寄存器

(4)狀態(tài)寄存器PSW例如：工作方式……優(yōu)先級(jí)ITPNZVC有進(jìn)位結(jié)果溢出結(jié)果為零結(jié)果為負(fù)奇偶位跟蹤(陷阱)允許中斷PSW

特征位：C、V、Z、N等表征算邏運(yùn)算結(jié)果的特征；跟蹤位T，由編程設(shè)定斷點(diǎn)；允許中斷I，為1時(shí)CPU允許響應(yīng)外部中斷請(qǐng)求。有的計(jì)算機(jī)還設(shè)置有半進(jìn)位AF、單步位TF等。CPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置2.專用寄存器

(4)狀態(tài)寄存器PSW例如：工作方式……優(yōu)先級(jí)ITPNZVC有進(jìn)位結(jié)果溢出結(jié)果為零結(jié)果為負(fù)奇偶位跟蹤(陷阱)允許中斷PSW優(yōu)先級(jí)：當(dāng)前運(yùn)行程序的優(yōu)先級(jí)。當(dāng)有外部中斷請(qǐng)求的優(yōu)先級(jí)高于它時(shí)，CPU才會(huì)響應(yīng)中斷請(qǐng)求。CPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置2.專用寄存器

(4)狀態(tài)寄存器PSW例如：工作方式……優(yōu)先級(jí)ITPNZVC有進(jìn)位結(jié)果溢出結(jié)果為零結(jié)果為負(fù)奇偶位跟蹤(陷阱)允許中斷PSW工作方式：有些計(jì)算機(jī)將CPU狀態(tài)分為用戶態(tài)和管態(tài)。CPUALU寄存器CU中斷系統(tǒng)6.2.2寄存器設(shè)置2.用作主存接口的寄存器

CPUALU寄存器CU中斷系統(tǒng)(1)地址寄存器AR（或MAR）存放需要訪問的內(nèi)存單元的地址。控制總線數(shù)據(jù)總線地址總線(2)數(shù)據(jù)寄存器DR（或MBR）存放準(zhǔn)備寫入到內(nèi)存單元的數(shù)據(jù)，或存放從內(nèi)存讀出后進(jìn)入CPU的數(shù)據(jù)。6.2.3控制單元CUCPUALU寄存器CU中斷系統(tǒng)控制單元的外特性：控制單元CU指令寄存器…狀態(tài)時(shí)鐘CPU內(nèi)部的控制信號(hào)到系統(tǒng)總線的控制信號(hào)來(lái)自系統(tǒng)總線的控制信號(hào)系統(tǒng)總線控制單元主要包括:●時(shí)序部件●微操作信號(hào)發(fā)生器6.2.3控制單元CU時(shí)序部件一般包括：脈沖源--基準(zhǔn)時(shí)鐘（主頻）啟?？刂七壿嫊r(shí)序信號(hào)發(fā)生器等。用于產(chǎn)生工作周期、節(jié)拍、脈沖等時(shí)間信號(hào)標(biāo)志(時(shí)序信號(hào))。1.時(shí)序部件

CPUALU寄存器CU中斷系統(tǒng)OP尋址微操作信號(hào)發(fā)生器時(shí)序譯碼IRPSW地址形成PC中斷控制邏輯……微操作命令序列I/O狀態(tài)控制臺(tái)信息運(yùn)行狀態(tài)…送MM+1送MM或ALU來(lái)自MM中斷請(qǐng)求指令結(jié)束微操作信號(hào):最基本的控制命令。6.2.3控制單元CU2.微操作信號(hào)發(fā)生器CPUALU寄存器CU中斷系統(tǒng)產(chǎn)生微操作信號(hào)的基本依據(jù)：1)時(shí)序信號(hào)（如工作周期、節(jié)拍周期、節(jié)拍脈沖等）2)指令代碼（如操作碼、尋址方式、寄存器號(hào)等）3)狀態(tài)（如CPU內(nèi)部的PSW、外設(shè)的狀態(tài)等）4)外部請(qǐng)求（如控制臺(tái)請(qǐng)求、外部中斷請(qǐng)求、DMA請(qǐng)求等）微操作信號(hào):最基本的控制命令。6.2.3控制單元CU2.微操作信號(hào)發(fā)生器CPUALU寄存器CU中斷系統(tǒng)根據(jù)微操作信號(hào)的形成方式，控制器可分為：

1)組合邏輯控制器--速度快，電路很不規(guī)整，邏輯網(wǎng)絡(luò)復(fù)雜；

2)微程序控制器

--電路規(guī)整，易擴(kuò)充，速度稍慢。微操作信號(hào):最基本的控制命令。6.2.3控制單元CU2.微操作信號(hào)發(fā)生器CPUALU寄存器CU中斷系統(tǒng)CPUALU寄存器CU中斷系統(tǒng)6.2.4中斷控制邏輯用來(lái)控制中斷處理的硬件邏輯。OP尋址微操作信號(hào)發(fā)生器時(shí)序譯碼IRPSW地址形成PC中斷控制邏輯……微操作命令序列I/O狀態(tài)控制臺(tái)信息運(yùn)行狀態(tài)…送MM+1送MM或ALU來(lái)自MM中斷請(qǐng)求指令結(jié)束CPUALU寄存器CU中斷系統(tǒng)6.2.6CPU內(nèi)部數(shù)據(jù)通路結(jié)構(gòu)通常用總線的連接方式。1)單組內(nèi)總線數(shù)據(jù)通路結(jié)構(gòu)選擇器移位器選擇器ALU…………Ro…RnRo…RnRoRn…內(nèi)總線例：分立寄存器結(jié)構(gòu)6.2.6CPU內(nèi)部數(shù)據(jù)通路結(jié)構(gòu)通常用總線的連接方式。1)單組內(nèi)總線數(shù)據(jù)通路結(jié)構(gòu)暫存器移位器暫存器ALU內(nèi)總線RoRn……例：集成寄存器結(jié)構(gòu)CPUALU寄存器CU中斷系統(tǒng)6.2.6CPU內(nèi)部數(shù)據(jù)通路結(jié)構(gòu)通常用總線的連接方式。2)多組內(nèi)總線結(jié)構(gòu)例：雙總線結(jié)構(gòu)CPUALU寄存器CU中斷系統(tǒng)總線1總線2通用寄存器特殊寄存器特殊寄存器ALU緩沖器6.2.6CPU內(nèi)部數(shù)據(jù)通路結(jié)構(gòu)通常用總線的連接方式。2)多組內(nèi)總線結(jié)構(gòu)例：三總線結(jié)構(gòu)CPUALU寄存器CU中斷系統(tǒng)通用寄存器ALU特殊寄存器總線旁路器總線1總線2總線36.2.6CPU內(nèi)部數(shù)據(jù)通路結(jié)構(gòu)通常用總線的連接方式。2)多組內(nèi)總線結(jié)構(gòu)例：Intel80386的多組、多種內(nèi)部總線。CPUALU寄存器CU中斷系統(tǒng)1.字長(zhǎng)2.內(nèi)部工作頻率3.外部工作頻率也叫前端總線頻率或系統(tǒng)總線時(shí)鐘頻率。內(nèi)頻=外頻×倍頻4.片內(nèi)Cache的容量和速率片內(nèi)Cache的運(yùn)行速度與內(nèi)頻相同或接近，容量可達(dá)幾十KB～幾百KB。6.2.7

CPU芯片的主要技術(shù)參數(shù)5.工作電壓工作電壓指的是CPU正常工作所需的電壓。6.地址總線寬度決定了CPU可以訪問的最大的物理地址空間。7.數(shù)據(jù)總線寬度8.制造工藝線寬越小，意味著芯片上包括的晶體管數(shù)目越多。6.2.7

CPU芯片的主要技術(shù)參數(shù)§6.3時(shí)序控制方式與時(shí)序系統(tǒng)6.3.1時(shí)序控制方式

指完成指令的各微操作在與時(shí)序上采用何種協(xié)調(diào)關(guān)系。1）同步控制方式各項(xiàng)微操作都由固定的，統(tǒng)一的時(shí)序進(jìn)行控制。

特點(diǎn)：控制方式簡(jiǎn)單，容易實(shí)現(xiàn)，存在時(shí)間浪費(fèi)。應(yīng)用：CPU內(nèi)部或設(shè)備內(nèi)部。時(shí)鐘微操作信號(hào)1微操作信號(hào)2微操作信號(hào)36.3.1時(shí)序控制方式2）異步控制方式各微操作按其需要選擇不同的時(shí)間間隔，不受統(tǒng)一的時(shí)間的約束；各微操作之間的銜接與各部件之間的信息交換采用應(yīng)答方式。特點(diǎn)：沒有時(shí)間上的浪費(fèi)，因而提高了機(jī)器的效率，但是控制比較復(fù)雜。應(yīng)用：用于系統(tǒng)總線操作控制微操作信號(hào)1微操作信號(hào)26.3.1時(shí)序控制方式3）準(zhǔn)同步控制方式異步方式的同步化（只在節(jié)拍結(jié)束時(shí)查詢異步應(yīng)答信號(hào)）。4）聯(lián)合控制方式同步控制和異步控制相結(jié)合的方式。時(shí)鐘微操作信號(hào)1微操作信號(hào)26.3.2同步控制方式下的多級(jí)時(shí)序系統(tǒng)指令周期：從取指到一條指令執(zhí)行結(jié)束所需的時(shí)間。在同步控制方式下，常將時(shí)序關(guān)系把指令周期劃分為幾個(gè)層次，稱為多級(jí)時(shí)序。最常見的是二級(jí)時(shí)序和三級(jí)時(shí)序。1.時(shí)序的層次劃分6.3.2同步控制方式下的多級(jí)時(shí)序系統(tǒng)2.多級(jí)時(shí)序劃分舉例（1）三級(jí)時(shí)序舉例（常用在組合邏輯控制器中）第1級(jí)

第2級(jí)

第3級(jí)指令周期工作周期0節(jié)拍0

……節(jié)拍n

……工作周期m

……

……

……

節(jié)拍脈沖

節(jié)拍脈沖在三級(jí)時(shí)序系統(tǒng)中，一個(gè)指令周期分為三級(jí)時(shí)序：①CPU工作周期（又稱為機(jī)器周期）對(duì)應(yīng)于指令執(zhí)行的某個(gè)階段（如取指、取操等）,

通常伴隨著一次總線操作（訪內(nèi)）。②節(jié)拍（又稱為時(shí)鐘周期）完成CPU內(nèi)部一些最基本操作所需的時(shí)間。比如寄存器之間的數(shù)據(jù)傳送等。③節(jié)拍脈沖（又稱為工作脈沖、定時(shí)脈沖）通常作為觸發(fā)器（寄存器）的打入脈沖，與節(jié)拍相配合完成一次數(shù)據(jù)傳送。一個(gè)微操作持續(xù)的時(shí)間，為一個(gè)節(jié)拍的時(shí)間（即一個(gè)時(shí)鐘周期的時(shí)間）。取指周期FIC取數(shù)周期FDC節(jié)拍T0節(jié)拍T2節(jié)拍T1節(jié)拍T3節(jié)拍脈沖一個(gè)指令周期執(zhí)行周期EXEC例：X←X+Y&≥1&加法器FFi寄存器YYi01寄存器XXi01SZOCPSW&1→FY→FY→FX→FF→XCPxABX

FCPxF

XY

F節(jié)拍節(jié)拍脈沖6.3.2同步控制方式下的多級(jí)時(shí)序系統(tǒng)2.多級(jí)時(shí)序劃分舉例（2）二級(jí)時(shí)序舉例（常用在為程序控制器中）第1級(jí)

第2級(jí)指令周期節(jié)拍0

……節(jié)拍n

節(jié)拍脈沖

節(jié)拍脈沖6.3.2同步控制方式下的多級(jí)時(shí)序系統(tǒng)3.工作周期與節(jié)拍的信號(hào)生成（1）CPU工作周期信號(hào)發(fā)生器每個(gè)工作周期都用一個(gè)觸發(fā)器與之對(duì)應(yīng)。在一條指令運(yùn)行的任何時(shí)刻，只能處于一種工作周期狀態(tài)，因此，有一個(gè)且僅有一個(gè)觸發(fā)器被置“1”。T3

QDCP

FIC

Reset

SDMA周期

1→EXEC

QDCPDMAC

取指周期

1→FIC

取數(shù)周期

1→FDC

QDCPFDC

EXEC周期

1→FDC

QDCPEXEC

INT周期

1→FDC

QDCPINTC

6.3.2同步控制方式下的多級(jí)時(shí)序系統(tǒng)3.工作周期與節(jié)拍的信號(hào)生成（2）節(jié)拍信號(hào)發(fā)生器（以統(tǒng)一節(jié)拍法為例）可采用環(huán)形一位寄存器等。T3

環(huán)形移位寄存器T3T2T1T0預(yù)置（0001）Clock思考題：P2331-5，8習(xí)題：P2336，7練習(xí)自測(cè)題第6章?！?.4指令的微操作序列6.4.1模型機(jī)………I/O設(shè)備控制邏輯地址識(shí)別中斷控制邏輯命令/狀態(tài)寄存器數(shù)據(jù)寄存器SPBPDISIAXBXCXDXTMDRMAR控制邏輯主存MMDRARSPCIRPSW微操作信號(hào)發(fā)生器時(shí)序部件CTALU時(shí)鐘+1CT0→CT/MMRD/MMWR+2SP-2SPSPinSP→IBBPinBP→IB+2DI-2DIDIinDI→IB+2SI-2SISIinSI→IBAXinAX→IBBXinBX→IBDXinDX→IBCXinCX→IB-1CXDRinDR→IBPC→IB0→PC+2PCPCinIRinPSW→IBPSWinARinDR→DBDB→DRAR→ABTinT→IB0→TSARRCRSALRCLNEGNOT+1S-1SSinS→IBADDSUBXOR………送往CPU內(nèi)部各部件的控制信號(hào)送往系統(tǒng)總線的控制信號(hào)/MMRD,/IORD,INTA/MMWR,/IOWR,DMAADMAR,INTRReadyReadyIORD,IOWRI/O接口INTR,DMAR,ReadyCBABDB內(nèi)部總線IB大圖§6.4指令的微操作序列6.4.1模型機(jī)1.硬件結(jié)構(gòu)（PC機(jī)的簡(jiǎn)化)16位機(jī)(1)總線系統(tǒng)總線：?jiǎn)慰偩€（地址線、數(shù)據(jù)線、控制線）。內(nèi)部總線：各寄存器用三態(tài)門接入。二者之間通過地址寄存器AR和數(shù)據(jù)寄存器DR溝通信息。(2)控制器包括PC,IR,PSW,時(shí)序部件、微操作形成部件等?！?1CT0→CT/MMRD/MMWR+2SP-2SPSPinSP→IBBPinBP→IB+2DI-2DIDIinDI→IB+2SI-2SISIinSI→IBAXinAX→IBBXinBX→IBDXinDX→IBCXinCX→IB-1CXDRinDR→IBPC→IB0→PC+2PCPCinIRinPSW→IBPSWinARinDR→DBDB→DRAR→ABTinT→IB0→TSARRCRSALRCLNEGNOT+1S-1SSinS→IBADDSUBXOR………送往CPU內(nèi)部各部件的控制信號(hào)送往系統(tǒng)總線的控制信號(hào)/MMRD,/IORD,INTA/MMWR,/IOWR,DMAAI/O設(shè)備控制邏輯地址識(shí)別中斷控制邏輯命令/狀態(tài)寄存器數(shù)據(jù)寄存器SPBPDISIAXBXCXDXTMDRMAR控制邏輯主存MMDRARSPCIRPSW微操作信號(hào)發(fā)生器時(shí)序部件CTALU時(shí)鐘DMAR,INTRReadyReadyIORD,IOWRI/O接口INTR,DMAR,ReadyCBABDB內(nèi)部總線IB(3)運(yùn)算器

ALU：算邏運(yùn)算功能

(ADD,ADC,SUB,SBB,IMUL,...,OR,XOR,CMP,TEST,...

寄存器：AX,BX,CX,DX,SI,DI,BP,SP16位暫存器：S──具有加１、減１功能；

T──具有移位功能。乘除步數(shù)計(jì)數(shù)器：CT──可清0,+1?！?1CT0→CT/MMRD/MMWR+2SP-2SPSPinSP→IBBPinBP→IB+2DI-2DIDIinDI→IB+2SI-2SISIinSI→IBAXinAX→IBBXinBX→IBDXinDX→IBCXinCX→IB-1CXDRinDR→IBPC→IB0→PC+2PCPCinIRinPSW→IBPSWinARinDR→DBDB→DRAR→ABTinT→IB0→TSARRCRSALRCLNEGNOT+1S-1SSinS→IBADDSUBXOR………送往CPU內(nèi)部各部件的控制信號(hào)送往系統(tǒng)總線的控制信號(hào)/MMRD,/IORD,INTA/MMWR,/IOWR,DMAAI/O設(shè)備控制邏輯地址識(shí)別中斷控制邏輯命令/狀態(tài)寄存器數(shù)據(jù)寄存器SPBPDISIAXBXCXDXTMDRMAR控制邏輯主存MMDRARSPCIRPSW微操作信號(hào)發(fā)生器時(shí)序部件CTALU時(shí)鐘DMAR,INTRReadyReadyIORD,IOWRI/O接口INTR,DMAR,ReadyCBABDB內(nèi)部總線IB(4)內(nèi)存和I/O設(shè)備寄存器：MAR存儲(chǔ)器的地址寄存器；

MDR存儲(chǔ)器的數(shù)據(jù)寄存器；控制信號(hào)：/MMRD存儲(chǔ)器讀；

/MMWR存儲(chǔ)器寫；

READY存儲(chǔ)器（或I/O）工作完成；

/IORDI/O讀；

/IOWRI/O寫。

(1)指令系統(tǒng)①雙操作數(shù)指令如：MOV、IN/OUT、ADD、ADC、SUB、SUBB、CMP、

AND、OR、XOR、TEST2.模型機(jī)指令系統(tǒng)及尋址方式OP不用S/D0單字指令：

15109876543210雙字指令：OP不用S/D1imm或disp或addr

15109876543210如：PUSH/POP、INC/DEC、NEG、NOT、MUL、IMUL（帶符號(hào)乘法指令）、DIV、IDIV、

SHL(SAL)、SHR(SAR)、ROL/ROR、RCL/RCR；②單操作數(shù)指令000000OP0000000OP1imm或disp或addr

1510943210單字指令：

1510943210雙字指令：

③轉(zhuǎn)移類指令如：JMP、LOOP、JZ/JNZ、CALL等。

④無(wú)操作數(shù)指令如：NOP、RET等

151098765432100000000OP1101disp

1543210

000000000000OP(2)尋址方式及編碼雙操作數(shù)指令中，必須有一個(gè)操作數(shù)來(lái)自寄存器（寄存器尋址），用Ry表示（IR6-4)。Ry可以是源操作數(shù)也可以是目的操作數(shù)，由IR7（S/D位）指明。雙操作數(shù)的另一個(gè)操作數(shù)，其尋址方式由IR3-0指明2.模型機(jī)指令系統(tǒng)及尋址方式2.模型機(jī)指令系統(tǒng)及尋址方式AXBXCXDX[BP][BX][SI][DI]imm立即尋址--（無(wú)定義）Addr直接尋址[Addr]間接尋址[BP+disp]基址尋址[PC+disp]相對(duì)尋址[SI]+Addr源變址尋址[DI]+Addr目的變址尋址0000000100100011010001010110011110001001101010111100110111101111尋址方式及所用寄存器尋址字段IR3—0寄存器尋址寄存器間接尋址76543210

Ry000AX001BX010CX011DX100BP101SP110SI111DI

RxS/D←指令單/雙字節(jié)指示IR

例.傳送指令

MOVAX,[BX]

；Ry即AX，是目的操作數(shù)；源操作數(shù)是寄存器間址。1000

0101MOV[BX],AX

；Ry即AX，是源操作數(shù)；目的操作數(shù)是寄存器間址。0000

01016.4.2模型機(jī)時(shí)序系統(tǒng)與控制方式1.三級(jí)時(shí)序(1)工作周期設(shè)有5個(gè)CPU工作周期。其中取指FIC、取數(shù)FDC、執(zhí)行EXEC為基本工作周期.取指周期FIC取數(shù)周期FDC執(zhí)行周期EXEC可插入DMA周期DMAC可插入中斷周期INTC6.4.2模型機(jī)時(shí)序系統(tǒng)與控制方式1.三級(jí)時(shí)序(1)工作周期設(shè)有5個(gè)CPU工作周期。其中取指FIC、取數(shù)FDC、執(zhí)行EXEC為基本工作周期。(2)節(jié)拍一個(gè)工作周期最多可有64個(gè)節(jié)拍，每個(gè)節(jié)拍等長(zhǎng)，變長(zhǎng)CPU工作周期。(3)節(jié)拍脈沖在每個(gè)節(jié)拍中有一個(gè)對(duì)應(yīng)的節(jié)拍脈沖。6.4.2模型機(jī)時(shí)序系統(tǒng)與控制方式2.時(shí)序控制方式CPU內(nèi)采用同步控制；CPU與MM及I/O之間采用準(zhǔn)同步。6.4.3模型機(jī)指令的微操作流程1.取指周期FIC

根據(jù)PC的值從內(nèi)存把指令取回到指令寄存器IR中；修改PC值；轉(zhuǎn)入下一個(gè)CPU周期。對(duì)照?qǐng)DFICPC→ARAR→AB→MAR,讀內(nèi)存,PC+2→PCMDR→DB→DRDR→IR插入DMAC有DMAR?是無(wú)操作數(shù)指令或轉(zhuǎn)移類指令？轉(zhuǎn)FDC轉(zhuǎn)EXECYYNNT0T1

T2T3

T2T3

FICPC→IB,ARinAR→AB,MMRD,+2PC1→DMACReady=1?1→EXEC1→FDCYYNNT0T1

DB→DR,DRinDR→IB,IRinDMAR=1?WAITIR15-9=00……0?YNTw

2.取操作數(shù)周期FDC

把操作數(shù)取到DR中；若從內(nèi)存取數(shù)，則內(nèi)存地址放在AR中；轉(zhuǎn)到相應(yīng)的執(zhí)行周期。6.4.3模型機(jī)指令的微操作流程CPUIRPCR0R1………………MMI/O設(shè)備I/O接口操作數(shù)在指令中CPUIRPCR0R1………………MMI/O設(shè)備I/O接口操作數(shù)在寄存器中CPUIRPCR0R1………………MMI/O設(shè)備I/O接口操作數(shù)在內(nèi)存中CPUIRPCR0R1………………MMI/O設(shè)備I/O接口操作數(shù)在內(nèi)存中(5)變址尋址(IndexedAddressing)

有效地址=變址寄存器的內(nèi)容+形式地址(位移量)。CPUIRPCR0Rx…………MMI/O設(shè)備I/O接口……2.取操作數(shù)周期FDC

把操作數(shù)取到DR中；若從內(nèi)存取數(shù)，則內(nèi)存地址放在AR中；轉(zhuǎn)到相應(yīng)的執(zhí)行周期。6.4.3模型機(jī)指令的微操作流程FDCIR3-2=?T0T1

T3T4Rx→IB,DRinYNRx→IB,,ARinAR→AB,MMRDPC→IB,,ARinAR→AB,MMRD,+2PC=00寄存器型=1X雙字指令T0T1

T0

DB→DR,DRinYNReady=1?WAITTwT2YNReady=1?WAITDB→DR,DRinTwT2IR2-0=?BP→IB,Sin=100基址PC→IB,Sin=101相對(duì)SI→IB,Sin=110源變址DI→IB,Sin=111目的變址DR→IB,ARinAR→AB,MMRD=01X直接或間接=000立即IR0=1?DB→DR,DRinDB→DR,DRinDR→IB,ARinAR→AB,MMRDT5T6T7T8(T5)DB→IB,OP,TinT→IB,,ARinAR→AB,MMRDDB→DR,DRin有DMAR?1→DMACYNReady=1?WAITTwYNReady=1?WAITTwYNReady=1?WAITTwT4T5T6T7=01寄存器間址N直接Y間接1→EXEC對(duì)照?qǐng)D3.執(zhí)行周期EXEC

例1.雙操作數(shù)加法運(yùn)算指令

ADDAX,Addr;AX←(Addr)+(AX)ADDAddr,AX;Addr←(AX)+(Addr)6.4.3模型機(jī)指令的微操作流程EXECIR7=0?Ry為源寄存器T0T1

T2Ry為目的寄存器YNYNReady=1?WAITTwT→IB,Rxin1→FICDR→IB,SinRy→IB,OP,TinY內(nèi)存尋址Ry→IB,SinDR→IB,OP,TinT→IB,DRinAR→AB,DR→DB,MMWRT0T1

OP=CMP?YNOP=TEST?YNIR3-2=00?YNT→IB,RyinYN有DMAR?1→DMACOP=CMP?YNOP=TEST?YT2T3

YYN有INTR?1→INTCRx為寄存器尋址MOVEXECIR7=0?Ry為源寄存器T0T1

T0YNReady=1?WAITTwRy為目的寄存器NYRy→IB,Rxin1→FICRy→IB,DRinAR→AB,DR→DB,MMWRIR3-2=00?NY內(nèi)存尋址T0DR→IB,Ryin例2.

傳送指令

MOVAX，BX對(duì)照?qǐng)D設(shè)計(jì)步驟：①用微操作流程表示各指令的機(jī)器周期的處理流程。6.4.4組合邏輯控制器的設(shè)計(jì)③在所有指令流程中，找出每一個(gè)微操作出現(xiàn)的條件，寫出邏輯表達(dá)式。

④按邏輯表達(dá)式構(gòu)造硬件電路

②對(duì)指令流程中各微操作分配操作時(shí)間（確定機(jī)器周期，節(jié)拍周期或節(jié)拍脈沖）。例如：

“PC→IB”=FIC·T0（取指周期）

+FDC·IR3·T0+FDC·(IR3·IR2·/IR1·IR0)·T3（取數(shù)周期）

+EXEC·(IR15～9=0000000)·(IR3～0=1101)·T0

（執(zhí)行轉(zhuǎn)移指令）

+EXEC·(......+......

“ARin”=FIC·P0（取指周期）

+FDC·(IR3,2=01)·P0（取數(shù)周期）

+FDC·(IR3=1)P0+FDC·IR2,1=01)·P3+......6.4.4組合邏輯控制器的設(shè)計(jì)輸入：IR的信號(hào)、時(shí)序信號(hào)、狀態(tài)字寄存器PSW等；輸出：微操作控制信號(hào)。微操作信號(hào)發(fā)生器(邏輯“與”和“或”陣列)時(shí)序IRPSW……微操作命令序列I/O狀態(tài)控制臺(tái)信息運(yùn)行狀態(tài)微程序設(shè)計(jì)技術(shù)的實(shí)質(zhì)是將程序設(shè)計(jì)技術(shù)和存儲(chǔ)技術(shù)相結(jié)合，即用程序設(shè)計(jì)的思想方法來(lái)組織操作控制邏輯，將微操作控制信號(hào)按一定規(guī)則進(jìn)行信息編碼（代碼化），形成控制字（微指令），再把這些微指令按時(shí)間先后排列起來(lái)構(gòu)成微程序，存放在一個(gè)只讀的控制存儲(chǔ)器中?！?.5微程序控制原理6.5.1微程序控制的基本組成①控制存儲(chǔ)器（CM）②微指令寄存器（

IR）③微地址形成部件④微地址寄存器（MAR）uIR操作控制字段順序控制字段6.5.1微程序控制的基本組成uIR操作控制字段順序控制字段控制存儲(chǔ)器CMuMAR微地址形成部件IROPA…………………微命令6.5.2微程序控制的基本概念1．微命令和微操作

微命令是控制計(jì)算機(jī)某個(gè)部件完成某個(gè)基本微操作的命令。微命令和微操作是一一對(duì)應(yīng)的。

2．微指令、微地址把一個(gè)節(jié)拍內(nèi)所完成的微操作集合起來(lái)，用二進(jìn)制的編碼方式表示，形成一條微指令。存放微指令的控制存儲(chǔ)器的單元地址就稱為微地址。uIR操作控制字段順序控制字段6.5.2微程序控制的基本概念

3．微周期從控制存儲(chǔ)器中讀取一條微指令并執(zhí)行相應(yīng)的微命令所需的全部時(shí)間稱為微周期。1個(gè)微周期取微指令執(zhí)行微指令置uMAR啟動(dòng)CM微命令→uIR微命令執(zhí)行置執(zhí)行結(jié)果6.5.2微程序控制的基本概念

4．微程序一系列微指令的有序集合就是微程序。每一條機(jī)器指令都對(duì)應(yīng)一個(gè)微程序。微程序存放在控制存儲(chǔ)器CM中。6.5.3微指令編碼法1．直接控制法（不譯碼法）指令操作控制字段中的各位分別可以直接控制計(jì)算機(jī)的部件。特點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，并行性強(qiáng)，操作速度快;但是微指令字太長(zhǎng)。操作控制字段順序控制字段uIR…………微命令2．最短編碼法這種方法將所有的微命令統(tǒng)一編碼，每條微指令只定義一個(gè)微命令。若微命令的總數(shù)為N，操作控制字段的長(zhǎng)度為L(zhǎng)，則最短編碼法應(yīng)滿足下列關(guān)系式：L≥log2N

特點(diǎn)：微指令字長(zhǎng)最短，譯碼器復(fù)雜，不能充分利用機(jī)器硬件所具有的并行性。6.5.3微指令編碼法

將操作控制字段分為若干個(gè)小段，每段內(nèi)采用最短編碼法，段與段之間采用直接控制法。⑴字段直接編碼法各字段都可以獨(dú)立地定義本字段的微命令，而和其他字段無(wú)關(guān)。又稱為顯式編碼或單重定義編碼方法。3．字段編碼法6.5.3微指令編碼法字段直接編碼法操作控制字段順序控制字段uIR……微命令譯碼器…微命令譯碼器…微命令譯碼器⑵字段間接編碼法字段間接編碼法是在字段直接編碼法的基礎(chǔ)上，用來(lái)進(jìn)一步縮短微指令字長(zhǎng)的方法。間接編碼的含義是，一個(gè)字段的某些編碼不能獨(dú)立地定義某些微命令，而需要與其他字段的編碼來(lái)聯(lián)合定義，因此又稱為隱式編碼或多重定義編碼方法。6.5.3微指令編碼法字段間接編碼法操作控制字段順序控制字段uIR…微命令譯碼器微命令譯碼器AB&&&&&&……………①把互斥性的微命令分在同一段內(nèi)，相容性的微命令分在不同段內(nèi)。②應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。③每個(gè)小段中包含的信息位不能太多，否則將增加譯碼線路的復(fù)雜性和譯碼時(shí)間。④一般每個(gè)小段還要留出一個(gè)狀態(tài)，表示本字段不發(fā)出任何微命令。3.字段編碼法中操作控制字段的分段原則6.5.3微指令編碼法

1)一級(jí)功能轉(zhuǎn)換直接使操作碼與入口地址碼的部分位相對(duì)應(yīng)。也可用PLA電路實(shí)現(xiàn)。

2)二級(jí)功能轉(zhuǎn)換第一次先按指令類型標(biāo)志轉(zhuǎn)移，以區(qū)分出指令屬于哪一類，第二次即可按操作碼區(qū)分出具體是哪條指令，找出相應(yīng)微程序的入口微地址。6.5.4微程序入口地址的形成

當(dāng)公用的取指微程序從主存中取出機(jī)器指令之后，由機(jī)器指令的操作碼字段指出各個(gè)微程序的入口地址（初始微地址）。主要方式有：6.5.4微程序入口地址的形成公用段指令MOV指令A(yù)DD指令XXX00H03H07H3FH一級(jí)功能轉(zhuǎn)移示意圖

微程序轉(zhuǎn)移頻繁，所以微指令中用次地址部分來(lái)指明下一條要執(zhí)行的微指令的地址。

斷定法是最常用的后繼微地址形成方法，它把微指令的次地址部分又分為兩個(gè)部分：

(1)NAC:次地址控制字段（指示下一微地址的產(chǎn)生方式）；

(2)NA:次地址字段（微程序轉(zhuǎn)移時(shí)的后繼微地址）。6.5.5后繼微地址的形成uIR操作控制字段順序控制字段控制存儲(chǔ)器CMuMAR微地址形成部件IROPA…………………微命令NANAC1）順序方式——uAR遞增。2）無(wú)條件轉(zhuǎn)移——uMAR←NA3）條件轉(zhuǎn)移——uMAR←uMAR+1，或uMAR←NA4）多分支轉(zhuǎn)移例如根據(jù)機(jī)器指令的操作碼或?qū)ぶ贩绞竭M(jìn)行分支。5）微地址寄存器首地址的產(chǎn)生從取指入口開始，CPU被RESET時(shí)，uMAR也指向該入口。

例如，根據(jù)NAC的編碼可以按如下方式中的一種來(lái)確定后繼微地址：6.5.6模型機(jī)微程序控制器舉例

1.微指令格式

1:XX→IB2:XXin3:DR4:AR5:算邏操作6:計(jì)數(shù)4位4位2位2位5位4位0:NOP1:AX→IB2:BX→IB3:CX→IB4:DX→IB5:SI→IB6:DI→IB7:BP→IB8:SP→IB9:S→IBA:T→IBB:PC→IBC:PSW→IBD:DR→IBE:Rx→IBF:Ry→IB0:NOP1:AXin2:BXin3:CXin4:DXin5:SIin6:DIin7:BPin8:SPin9:SinA:TinB:PCinC:PSWinD:DRinE:RxinF:Ryin0:NOP1:DR→DB2:DB→DR0:NOP1:AR→AB2:ARin3:DRin00:NOP01:ADD02:ADC03:SUB04:SUBB05:AND06:OR07:XOR08:SAL09:SAR0A:SHR0B:ROL0C:ROR0D:RCL0E:RCR

……0:NOP1:+2DI2:-2DI3:+2SP4:-2SP5:+2PC6:0→PC7:-1CT8:+1CT9:0→CT對(duì)照?qǐng)D6.5.6模型機(jī)微程序控制器舉例

7:其它8:次地址NA9:NAC4位9位4位0:NOP1:MMRD2:MMWR3:IORD4:IOWR5:INTA6:DMAA7:0→AX8:1→AX0:順序1:無(wú)條件轉(zhuǎn)移

……1.微指令格式

對(duì)照?qǐng)D6.5.6模型機(jī)微程序控制器舉例

1.微指令格式

例如：

“PC

IB，ARin”微操作，其微指令的前面部分為：B00200…4位4位2位2位5位…0:NOP1:AX→IB……

B:PC→IB……0:NOP1:AXin

……0:NOP1:DR→DB

……0:NOP1:AR→AB2:ARin3:DRin00:NOP01:ADD02:ADC

……對(duì)照?qǐng)D(1)時(shí)間并行（重疊）

讓多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流使用同一套硬件設(shè)備的各個(gè)部件，以加快硬件周轉(zhuǎn)而贏得速度。

流水線是典型的時(shí)間并行處理技術(shù)，它通過采用流水處理部件來(lái)實(shí)現(xiàn)?！?.6流水線技術(shù)6.6.1并行處理技術(shù)1.并行處理的幾種方式(1)時(shí)間并行（重疊）

讓多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流使用同一套硬件設(shè)備的各個(gè)部件，以加快硬件周轉(zhuǎn)而贏得速度。6.6.1并行處理技術(shù)1.并行處理的幾種方式順序執(zhí)行方式：一次重疊執(zhí)行方式：二次重疊執(zhí)行方式：(1)時(shí)間并行（重疊）

讓多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流使用同一套硬件設(shè)備的各個(gè)部件，以加快硬件周轉(zhuǎn)而贏得速度。6.6.1并行處理技術(shù)1.并行處理的幾種方式(2)空間并行（資源重復(fù)）

以重復(fù)的硬件部件為基礎(chǔ)同時(shí)進(jìn)行處理。例如，設(shè)置多個(gè)運(yùn)算部件來(lái)支持向量的運(yùn)算。例如：SIMD（單指令流多數(shù)據(jù)流）計(jì)算機(jī)。(3)時(shí)間并行+空間并行

例如，Pentium中采用了超標(biāo)量流水線技術(shù)流水計(jì)算機(jī)的系統(tǒng)組成：(1)存儲(chǔ)體系

主存采用多體交叉存儲(chǔ)器

Cache.6.6.1并行處理技術(shù)2.流水CPU的結(jié)構(gòu)(2)流水方式CPU

指令流水線指令隊(duì)列:FIFO執(zhí)行部件：可以有多個(gè)采用流水線方式構(gòu)成的算術(shù)邏輯部件構(gòu)成，可以將定點(diǎn)運(yùn)算部件和浮點(diǎn)運(yùn)算部件分開。6.6.1并行處理技術(shù)2.流水CPU的結(jié)構(gòu)多體交叉存儲(chǔ)器Cache指令部件（指令I(lǐng)+k+1）（指令I(lǐng)+k）……（指令I(lǐng)+2）（指令I(lǐng)+1）執(zhí)行部件（指令I(lǐng)）取指令指令譯碼技術(shù)操作數(shù)地址取操作數(shù)FIFO指令隊(duì)列算術(shù)邏輯運(yùn)算流水線存儲(chǔ)器體系流水的中央處理器6.6.2流水工作原理1.流水線

流水處理技術(shù)是在重疊、先行控制方式的基礎(chǔ)上發(fā)展起來(lái)的，它基于重疊的原理，但卻是在更高程度上的重疊。

流水線是將一個(gè)較復(fù)雜的處理過程分成m個(gè)復(fù)雜程度相當(dāng)、處理時(shí)間大致相等的子過程，每個(gè)子過程由一個(gè)獨(dú)立的功能部件來(lái)完成，處理對(duì)象在各子過程連成的線路上連續(xù)流動(dòng)。在同一時(shí)間，m個(gè)部件同時(shí)進(jìn)行不同的操作，完成對(duì)不同子過程的處理。

四個(gè)子過程的流水線處理：2.流水線分類按處理級(jí)別分類：

操作部件級(jí)/指令級(jí)/處理機(jī)級(jí)按功能分類：

單功能/多功能（可有多種連接方式）按工作方式分類：

靜態(tài)流水線/動(dòng)態(tài)流水線

（允許同一時(shí)間內(nèi)連成不同的功能）按流水線結(jié)構(gòu)分類：

線性流水/非線性流水（含反饋回路）3.先行控制方式先行控制的主要目的是使各階段的專用控制部件盡可能不間斷地工作，以提高設(shè)備利用率及執(zhí)行速度。3.先行控制方式

“分析”和“執(zhí)行”時(shí)間不等的重疊：

先行控制方式：6.6.3流水線的性能

1.吞吐率

指單位時(shí)間內(nèi)流水