基于并行分層譯碼算法的LDPC譯碼器設(shè)計(jì)開題報(bào)告

基于并行分層譯碼算法的LDPC譯碼器設(shè)計(jì)開題報(bào)告一、選題背景LDPC（Low-DensityParity-Check）碼是典型的一種分塊碼，是在編碼和譯碼方面占據(jù)了顯著位置的一種碼。在最近幾年來，由于LDPC碼在無線通信、有線通信、存儲(chǔ)系統(tǒng)等領(lǐng)域有著廣泛的應(yīng)用，自然而然地引起了越來越多的學(xué)者和工程師馬上對(duì)該碼進(jìn)行了深入的研究。隨著加工技術(shù)的不斷發(fā)展，處理器的規(guī)模逐漸擴(kuò)大，技術(shù)水平不斷提升，導(dǎo)致在實(shí)際的實(shí)現(xiàn)當(dāng)中，我們可以選擇更加高效的算法來進(jìn)行譯碼。傳統(tǒng)的串行譯碼算法在時(shí)間上存在很大的限制，無法在可接受的時(shí)間內(nèi)完成大規(guī)模的數(shù)據(jù)傳輸任務(wù)。因此，如何高效地實(shí)現(xiàn)LDPC譯碼器成為當(dāng)前的一個(gè)熱點(diǎn)問題之一。二、研究目的及意義本文擬基于并行分層譯碼算法設(shè)計(jì)LDPC碼的譯碼器，通過比較傳統(tǒng)串行譯碼算法和并行分層譯碼算法之間的性能差距，可以更好地評(píng)估現(xiàn)有LDPC碼的實(shí)現(xiàn)方式的性能，并提出優(yōu)化建議。三、研究內(nèi)容及方法（一）研究內(nèi)容1、基于區(qū)域譯碼來實(shí)現(xiàn)LDPC碼的譯碼器設(shè)計(jì)原理。2、實(shí)現(xiàn)LDPC譯碼器的優(yōu)化，提高譯碼的速率。3、設(shè)計(jì)并實(shí)現(xiàn)并行分層譯碼算法的LDPC碼譯碼器。4、對(duì)并行分層譯碼算法與串行譯碼算法的性能進(jìn)行比較、分析和評(píng)估。（二）研究方法1、對(duì)相關(guān)文獻(xiàn)進(jìn)行綜述、調(diào)研和分析研究。2、設(shè)計(jì)譯碼算法的模型，并訓(xùn)練和驗(yàn)證模型參數(shù)。3、對(duì)譯碼器進(jìn)行軟件仿真實(shí)現(xiàn)。4、對(duì)并行分層譯碼算法與串行譯碼算法的實(shí)驗(yàn)數(shù)據(jù)進(jìn)行對(duì)比、分析與評(píng)估。四、預(yù)期目標(biāo)及成果（一）預(yù)期目標(biāo)1、詳細(xì)研究和設(shè)計(jì)基于并行分層譯碼算法的LDPC碼譯碼器原理。2、通過調(diào)整譯碼器的參數(shù)優(yōu)化的提高其譯碼速度。3、設(shè)計(jì)并實(shí)現(xiàn)并行分層譯碼算法所需的存儲(chǔ)器，對(duì)存儲(chǔ)器的使用進(jìn)行優(yōu)化，提高系統(tǒng)的性能。4、對(duì)比并分析并行分層譯碼算法與串行譯碼算法的性能，提出優(yōu)化建議。（二）預(yù)期成果1、完成設(shè)計(jì)與實(shí)現(xiàn)了基于并行分層譯碼算法的LDPC碼譯碼器的軟件仿真。2、對(duì)譯碼速度與誤碼率等性能指標(biāo)進(jìn)行評(píng)估和分析。3、對(duì)比分析并行分層譯碼算法與串行譯碼算法的性能差距，提出優(yōu)化建議。五、工作進(jìn)度計(jì)劃1、完成研究課題的文獻(xiàn)調(diào)研與綜述（1個(gè)月）。2、基于區(qū)域譯碼原理的LDPC碼譯碼器設(shè)計(jì)和實(shí)現(xiàn)（2個(gè)月）。3、實(shí)現(xiàn)LDPC譯碼器的優(yōu)化與并行分層譯碼算法存儲(chǔ)器的設(shè)計(jì)（2個(gè)月）。4、性能評(píng)估、對(duì)比分析（1個(gè)月）。5、研究成果的總結(jié)與報(bào)告編寫（1個(gè)月）。六、參考文獻(xiàn)[1]楊省龍,周敏,謝昊等.一種基于神經(jīng)網(wǎng)絡(luò)的LDPC譯碼算法研究和實(shí)現(xiàn).通信學(xué)報(bào),2018,39(8):1-8.[2]徐曉婷,金昭元.黑電視環(huán)境下的誤塊率性能分析及優(yōu)化方案.現(xiàn)代電視,2018,32(20):51-54.[3]金文,孫良浩,雷皓,等.基于OSAA算法的低密度奇偶校驗(yàn)碼譯碼器研究[J].廣東電力,2019,32(7):108-111.[4]AlizadehM,FazeliR,DaneshmandM.Ahigh-speedhybridmicroprocessorLDPCdecoder[J].MicroelectronicsJournal,2019,87(5):577-597.[5]Ahmadi-reza-soltani,SetoainJ,AlvarezM.LowpowerVLSIimplementationofamodificationof