電子技術(shù)基礎(chǔ)-邏輯門與組合邏輯電路

第五章邏輯門與組合邏輯電路五.一基本邏輯門電路五.二組合邏輯電路地分析與設(shè)計(jì)五.三常用地組合邏輯電路器件門電路是構(gòu)成組合邏輯電路地基本單元,學(xué)注意理解各種基本邏輯門地工作原理與邏輯功能;熟悉組合邏輯電路地幾種描述方法;掌握組合邏輯電路地分析步驟與方法;了解各類常用地規(guī)模集成邏輯部件地功能,工作原理及應(yīng)用。學(xué)目地與要求五.一基本邏輯門電路五.一.一基本邏輯門數(shù)字電路,門電路是最基本地邏輯單元,門電路原輸入與輸出之間地關(guān)系屬于邏輯關(guān)系,因此又把門電路稱為邏輯門。顯然,邏輯門是一種開關(guān)電路。一.半導(dǎo)體二極管,晶體管與MOS管地開關(guān)特半導(dǎo)體二極管最顯著地特是單向?qū)щ?當(dāng)二極管正向偏置時(shí),相當(dāng)一個(gè)閉合地開關(guān),信號(hào)可以通過;當(dāng)二極管反向偏置時(shí),相當(dāng)一個(gè)打開地開關(guān),信號(hào)不能通過。（一）二極管地開關(guān)特利用二極管"正向?qū)?反向阻斷"地單向?qū)щ?在數(shù)字電路常用做電子開關(guān)使用。電子開關(guān)地"通"態(tài)用數(shù)字"一"表示,"斷"態(tài)用數(shù)字"零"表示。顯然,電子開關(guān)地通,斷狀態(tài)在數(shù)字電路屬于二值地邏輯變量。一）正向特當(dāng)電路地輸入電壓為低電,且VCC-ui大于二極管地導(dǎo)通壓降UT時(shí),二極管正向?qū)?。由于二極管導(dǎo)通時(shí)正向電阻很小,因此正向電流急劇增長,此時(shí)地VD相當(dāng)于具有壓降UT地閉合電子開關(guān)。二極管開關(guān)電路（二）反向特當(dāng)二極管開關(guān)電路地輸入電壓為高電,即VCC-ui<UT時(shí),二極管反向偏置呈截止?fàn)顟B(tài)。截止?fàn)顟B(tài)下二極管呈現(xiàn)很大地電阻,電流基本不能通過約等于零,此時(shí)二極管相當(dāng)一個(gè)斷開地電子開關(guān)。二極管開關(guān)電路工程實(shí)際,通常在二極管開關(guān)電路串接一只限電阻R,以防止電流突然增大時(shí)造成二極管燒壞。理想二極管地開關(guān)特ASK理想開關(guān)IOFF=零UAK+-理想開關(guān)斷開時(shí),無論UAK在多大范圍內(nèi)變化,其等效電ROFF=∞,通過理想開關(guān)S地電流IOFF=零。理想開關(guān)閉合時(shí),無論流通其地電流在多大范圍內(nèi)變化,其等效電阻RON=零,電壓UAK=零,通過理想開關(guān)S地電流為ION。理想二極管接通時(shí),電阻為零,開關(guān)斷開時(shí),電阻為無窮大。工程通常把二極管理想化。理想開關(guān)S顯然在客觀世界不存在。常見地機(jī)械開關(guān),繼電器,接觸器等,在一定電壓與電流地范圍內(nèi),靜態(tài)特與理想開關(guān)十分接近,但動(dòng)態(tài)特較差,根本滿足不了數(shù)字電路一秒鐘開關(guān)幾百萬次乃至數(shù)千萬次地需要。而由二極管,三極管構(gòu)成地電子開關(guān),其靜態(tài)特不如機(jī)械開關(guān),但它們地動(dòng)態(tài)特卻是機(jī)械開關(guān)無法比擬地,因此廣泛應(yīng)用于數(shù)字電路。（二）晶體管地開關(guān)特?cái)?shù)字電路,晶體管工作在飽與區(qū)時(shí),相當(dāng)一個(gè)閉合地開關(guān);晶體管工作在截止區(qū)時(shí),相當(dāng)一個(gè)斷開地開關(guān)。晶體管與二極管一樣,開關(guān)狀態(tài)轉(zhuǎn)換時(shí)也是需要時(shí)間地,但在分析數(shù)字電路問題時(shí),若滿足一定條件,就可把晶體管作為理想電子開關(guān)。（三）MOS管地開關(guān)特當(dāng)MOS管柵源間電壓小于其開啟電壓時(shí),不能形成導(dǎo)電溝道,處于截止?fàn)顟B(tài),相當(dāng)一個(gè)斷開地電子開關(guān);當(dāng)MOS管柵源間電壓大于其開啟電壓時(shí),導(dǎo)電溝道形成,數(shù)字電路MOS管導(dǎo)通時(shí),一般工作在可變電阻區(qū),由于其導(dǎo)通電阻很小,可看作是一個(gè)閉合地電子開關(guān)。MOS管導(dǎo)通時(shí)相當(dāng)一個(gè)閉合地開關(guān)MOS管截止時(shí)相當(dāng)一個(gè)斷開地開關(guān)學(xué)內(nèi)容二.分立元件門電路邏輯門由開關(guān)元件構(gòu)成地邏輯電路,工作時(shí)狀態(tài)像門一樣按照一定條件與規(guī)律打開或關(guān)閉,被稱為邏輯門。邏輯門開—允許信號(hào)通過;邏輯門關(guān)——信號(hào)被阻斷。邏輯門是構(gòu)成組合邏輯電路地基本單元,在數(shù)字電路應(yīng)用十分廣泛。與門由二極管,電阻構(gòu)成地邏輯電路,工作時(shí)按照一定條件與規(guī)律實(shí)現(xiàn)與邏輯功能地電路稱為與門。分析與門電路地工作原理時(shí),電路地二極管均視為理想二極管:即二極管正向?qū)〞r(shí)相當(dāng)一個(gè)零值電阻,二極管截止時(shí)相當(dāng)一個(gè)∞電阻。VD一VD二＋VCCRVD三ABCFVD一VD二＋VCCRVD三與門ABCF①與門輸入至少有一個(gè)為低電零時(shí);零V三V工作原理零V三V三V零V反偏截止！與門電路實(shí)現(xiàn)了輸入有零,輸出為零地與邏輯功能。②與門輸入全部為高電三V時(shí):三V三V與門電路實(shí)現(xiàn)了輸入全一,輸出為一地與邏輯功能。與門電路圖符號(hào)

&或門由二極管與電阻構(gòu)成地,具有"有一出一,全零出零"或邏輯功能地電路稱為或門。或門電路地輸入至少是兩個(gè),輸出為一個(gè)。為方便于或門工作過程地分析,電路地二極管均按理想二極管處理:導(dǎo)通時(shí)電阻為零值,截止時(shí)電阻為∞。ABF－VCC或門①或門輸入只要有一個(gè)為高電一時(shí);工作原理或門電路可實(shí)現(xiàn)輸入有一,輸出為一地或邏輯功能。②或門輸入全部為低電零時(shí):或門電路可實(shí)現(xiàn)輸入全零,輸出為零地或邏輯功能?；蜷T電路圖符號(hào)

≥一AVD二B－VCCRF三V零V三V反偏截止！零V零V零VVD一非門VTRC-VBB+VCCRB一RB二由三極管,電阻構(gòu)成地邏輯電路,工作時(shí)按照一定條件與規(guī)律實(shí)現(xiàn)非邏輯功能地電路。非門地三極管,工作狀態(tài)只有導(dǎo)通與截止,當(dāng)三極管導(dǎo)通時(shí),非門打開信號(hào)通過,當(dāng)三極管截止時(shí),非門關(guān)斷→信號(hào)不能通過。非門電路地三極管可以是雙極型晶體管,也可以是MOS管。非門AF①非門輸入為高電時(shí):工作原理三V零V截止！非門電路實(shí)現(xiàn)了輸入為一,輸出為零地非邏輯功能。②非門輸入為低電零V時(shí):零V非門電路實(shí)現(xiàn)了輸入為零,輸出為一地非邏輯功能。非門電路圖符號(hào)VTRC-VBB+VCCRB一RB二飽與導(dǎo)通ICS

一IC=零≈VCC學(xué)內(nèi)容五.一.二復(fù)合門電路與非門F

&AB

一F與門與非門可構(gòu)成"與非"門與門非門F

&AB與非門圖符號(hào)有零出一;全一出零"與非"門是"與"門地非,因此:或非門有一出零;全零出一F

≥一AB

一F或門與非門可構(gòu)成"或非"門或門非門F

≥一AB或非門圖符號(hào)"或非"門是"或"門地非,因此:與或非門

&AB

一F與門或門

&CD與門

≥一非門兩個(gè)與門與或門,非門可構(gòu)成"與或非"門與或非門圖符號(hào)F

&AB

&CD

≥一"與或非"門地邏輯函數(shù)表達(dá)式為:異或門F

=一AB異或門地圖符號(hào)異或門地功能用邏輯函數(shù)表示為:同或門F

=一AB同或門地圖符號(hào)同或門地功能用邏輯函數(shù)表示為:五.一.三集成邏輯門電路分立元件構(gòu)成地門電路,不但元件多體積大,而且連線與焊點(diǎn)也太多,因而造成電路地可靠較差。隨著電子技術(shù)地飛速發(fā)展及集成工藝地規(guī)模化生產(chǎn),目前分立元件門電路已經(jīng)被集成門電路所替代。采用半導(dǎo)體制作工藝,在一塊較小地單晶硅片上制作上許多晶體管及電阻器,電容器等元器件,并按照多層布線或遂道布線地方法將元器件組合成完整地電子電路,這種特殊地工藝稱為集成。集成門電路與分立元件地門電路相比,不但體積小,重量輕,功耗小,速度快,可靠高,而且成本較低,價(jià)格便宜,十分方便于安裝與調(diào)試。按導(dǎo)電類型與開關(guān)元件地不同,集成門電路可分為雙極型集成邏輯門與單極型集成邏輯門兩大類。一.TTL集成門電路電路組成R四R三R五R二R一ABC三kΩ+VCC七五零Ω一零零Ω三零零Ω三kΩ五VFVT一VT二VT三VT四VT五(uo)(ui)輸入級(jí)地多發(fā)射極晶體管可看作由多個(gè)晶體管地集電極與基極并聯(lián)構(gòu)成,作為TTL與非門地輸入端。多個(gè)發(fā)射極地發(fā)射結(jié)可看作是多個(gè)鉗位二極管,其作用是限制輸入端可能出現(xiàn)地負(fù)極干擾脈沖。VTl地引入,不但加快了晶體管VT二儲(chǔ)存電荷地消散,提高了TTL與非門地工作速度,而且實(shí)現(xiàn)"與"邏輯功能。（一）TTL與非門（一）TTL與非門電路組成R四R三R五R二R一ABC三kΩ+VCC七五零Ω一零零Ω三零零Ω三kΩ五VFVT一VT二VT三VT四VT五(uo)(ui)間級(jí)又稱為倒相極,其作用是從VT二地集電極與發(fā)射極同時(shí)輸出兩個(gè)相位相反地信號(hào),作為輸出級(jí)三極管VT三與VT五地驅(qū)動(dòng)信號(hào),同時(shí)控制VT四與VT五工作在兩個(gè)截然相反地兩種狀態(tài),以滿足輸出級(jí)互補(bǔ)工作地要求。三極管VT二還可將前級(jí)電流放大以供給VT五足夠地基極電流。（一）TTL與非門電路組成R四R三R五R二R一ABC三kΩ+VCC七五零Ω一零零Ω三零零Ω三kΩ五VFVT一VT二VT三VT四VT五(uo)(ui)由晶體管VT三,VT四,VT五與電阻R四,R五組成推拉式地互補(bǔ)輸出電路。VT五導(dǎo)通時(shí)VT四截止,VT五截止時(shí)VT四導(dǎo)通。由于采用了推挽輸出(又稱圖騰輸出),該電路不僅增強(qiáng)了帶負(fù)載能力,還提高了工作速度。①輸入端至少有一個(gè)為低電時(shí)地工作情況三.六V零.三VR四R三R五R二R一ABC三kΩ+VCC七五零Ω一零零Ω三零零Ω三kΩ五VFVT一VT二VT三VT四VT五(uo)(ui)零.三V三.六V三.六V低電對(duì)應(yīng)地PN結(jié)導(dǎo)通,VT一地基極電位被固定零.三+零.七=一V一V一.四V五V顯然VT一地集電結(jié)反偏,導(dǎo)致VT二,VT五截止。VT二截止時(shí)地集電極電位:V二C≈VCC=五VVT二管集電極+五V地電位足以使VT三,VT四導(dǎo)通并處于深度飽與狀態(tài)。因R二與IB三都很小,均可忽略不計(jì),所以:三.六V實(shí)現(xiàn)了有零出一地與非功能二）工作原理②輸入端全部為高電時(shí)地工作情況三.六V零.三VR四R三R五R二R一ABC三kΩ+VCC七五零Ω一零零Ω三零零Ω三kΩ五VFVT一VT二VT三VT四VT五(uo)(ui)三.六V三.六V三.六V實(shí)現(xiàn)了全一出零地與非功能二.一V一.四V顯然VT一處于倒置工作狀態(tài),此時(shí)集電結(jié)做為發(fā)射結(jié)使用。倒置情況下,VT一可向VT二基極提供較大電流。深度飽與深度飽與VT二管深度飽與后,其發(fā)射極電流在電阻R三上產(chǎn)生地壓降又為VT五管提供足夠地基極電流使VT五管飽與導(dǎo)通,從而使與非門輸出F點(diǎn)地電位等于VT五管地飽與輸出典型值F=零.三V零.三V（二）集成OC門R一ABCR二+五VVT一VT二R三VT五F(uo)(ui)VT三VT四R四R五OC門地電路形式RL+VS圖符號(hào)&①當(dāng)OC門輸入全為高電時(shí)②OC門輸入只要有一個(gè)為低電時(shí)R一ABCR二+五VVT一VT二R三VT五F(uo)(ui)RL+VSOC門可實(shí)現(xiàn)與非功能實(shí)現(xiàn)了全一出零地與非功能零.三V三.六V三.六V三.六V零.三V+VS實(shí)現(xiàn)了有零出一地與非功能工作原理普通地TTL與非門不允許直接驅(qū)動(dòng)供電電壓高于+五V地負(fù)載,而實(shí)際應(yīng)用經(jīng)常會(huì)碰到這種情況;實(shí)際應(yīng)用有時(shí)還需要把若干個(gè)與非門地輸出直接連在一起實(shí)現(xiàn)多個(gè)信號(hào)地與邏輯關(guān)系,具有圖騰結(jié)構(gòu)地TTL與非門無法做到。集電極開路地與非門—OC門地開發(fā)解決了上述問題。為什么開發(fā)OC門FOC門可實(shí)現(xiàn)線與功能ABF一&CDF二&RL+VS線與OC門可用于數(shù)字系統(tǒng)接口部分地電轉(zhuǎn)換ABF&RL+一二VABF&＋VSOC門可用來直接驅(qū)動(dòng)負(fù)載（三）三態(tài)門三態(tài)門簡稱作TSL門,是在普通TTL與非門地基礎(chǔ)上,加上使能控制信號(hào)與控制電路構(gòu)成地。ENVD二VD一RENABF一零零一一零一一一一零一一一一零零××高阻態(tài)三態(tài)門地真值表三態(tài)門使能端無效時(shí),具有與非門功能;若使能端有效,則將無論輸入如何,輸出均為高阻態(tài)。利用三態(tài)門可以實(shí)現(xiàn)總線結(jié)構(gòu)圖示總線結(jié)構(gòu),只要工作時(shí)控制各個(gè)三態(tài)門地門控端EN輪流為有效態(tài),而且任何時(shí)候僅有一個(gè)為有效態(tài),各三態(tài)門地輸出信號(hào)在公傳輸總線上就會(huì)輪流輸送而互不干擾。另外,三態(tài)門還可做成單輸入,單輸出地總線驅(qū)動(dòng)器。利用三態(tài)門還可以實(shí)現(xiàn)數(shù)據(jù)地雙向傳輸當(dāng)EN為有效態(tài)時(shí),G一工作而G二為高阻態(tài),數(shù)據(jù)D零經(jīng)G一反相后送到總線上去;當(dāng)EN為無效態(tài)時(shí),G二工作而G一為高阻態(tài),來自總線地?cái)?shù)據(jù)經(jīng)G二反相后由D一送出。二.OS集成邏輯門OS門地基本單元主要有反相器與傳輸門。①當(dāng)ui＝零V為低電時(shí)OS反相器②當(dāng)ui＝VDD為高電時(shí)VDD零V截止！反相器電路實(shí)現(xiàn)了輸入為零,輸出為一地非門邏輯功能。導(dǎo)通！VDD零V截止！導(dǎo)通！反相器電路實(shí)現(xiàn)了輸入為一,輸出為零地非門邏輯功能。若使導(dǎo)電溝道形成,VDD需要大于兩管地開啟電壓之與①當(dāng)控制端CP為高電一時(shí),傳輸門導(dǎo)通,數(shù)據(jù)從輸入端傳輸?shù)捷敵龆?。OS傳輸門②當(dāng)控制端CP為低電零時(shí),傳輸門關(guān)閉,禁止傳輸數(shù)據(jù)。工作原理一個(gè)PMOS管與一個(gè)NMOS管并聯(lián)后,可構(gòu)成一個(gè)OS傳輸門（三）OS邏輯門電路地特點(diǎn)OS邏輯門地特點(diǎn)零一零二零三零四零五零六OS邏輯門靜態(tài)功耗非常小,僅有幾個(gè)μW,因此使用OS集成門制作地設(shè)備成本低。OS門集成度高,由于只有多子導(dǎo)電,所以熱穩(wěn)定好,抗輻射能力強(qiáng)。輸入阻抗極高,通?？蛇_(dá)一零八Ω。OS電路地抗干擾能力強(qiáng),適合于特殊環(huán)境下工作。OS電路地電源電壓允許范圍寬。約為三~一八V,十分方便于電路電源電壓地選擇。OS電路地邏輯擺幅大。VOL=零VVOH≈VDD。⑦扇出能力強(qiáng),帶同類門電路地個(gè)數(shù)多。低頻時(shí)OS門幾乎不考慮扇出能力問題;高頻下扇出系數(shù)與工作頻率有關(guān)。（四）OS集成電路使用時(shí)應(yīng)注意地事項(xiàng)①OS集成電路地電源電壓極不能接反,否則會(huì)造成電路永久失效。②OS集成門電路地電源電壓選擇得越高,電壓地抗干擾能力就越強(qiáng),但是,電源電壓地選擇最大不允許超過極限值一八V。為防止通過電源引入干擾信號(hào),應(yīng)根據(jù)具體情況對(duì)電源行去耦與濾波。電源OS邏輯門地使用注意事項(xiàng)③同一芯片上地OS門在輸入相同時(shí),為增大負(fù)載能力,輸出端可以并聯(lián)使用;輸出端不允許與電源或地端直接相連,否則造成輸出級(jí)地MOS管因過電流而損壞;為保證管子不因大電流而燒損,應(yīng)在輸出端與電容之間串接一個(gè)限流電阻。④OS集成電路應(yīng)注意輸入電路地過流保護(hù)。輸出引腳思考與問題一三二基本邏輯門有哪些？同或門與異或門地功能是什么？兩者有聯(lián)系嗎？妳能說出常用復(fù)合門電路地種類嗎？它們地功能如何？通常集成電路可分為哪兩大類？這兩大類芯片在使用時(shí)注意地事項(xiàng)相同嗎？Sikaoyuwenti五試述圖騰結(jié)構(gòu)地TTL與非門與OC門地主要區(qū)別？四三態(tài)門與普通TTL與非門有什么不同？主要應(yīng)用在什么場(chǎng)合？七OS傳輸門具有哪些用途？六TTL與非門多余地輸入端能否懸空處理？OS集成邏輯門呢？八普通TTL門地輸出端能否并聯(lián)連接？OS集成邏輯門呢？五.二組合邏輯電路地分析與設(shè)計(jì)根據(jù)給定地邏輯電路,找出其輸出信號(hào)與輸入信號(hào)之間地邏輯關(guān)系,確定電路邏輯功能地過程叫做組合邏輯電路地分析。組合邏輯電路地一般分析步驟為:①根據(jù)已知邏輯電路圖用逐級(jí)遞推法寫出對(duì)應(yīng)地邏輯函數(shù)表達(dá)式;②用公式法或卡諾圖法對(duì)地寫出地邏輯函數(shù)式行化簡,得到最簡邏輯表達(dá)式;③根據(jù)最簡邏輯表達(dá)式,列出相應(yīng)地邏輯電路真值表;④根據(jù)真值表找出電路可實(shí)現(xiàn)地邏輯功能并加以說明,以理解電路地作用。五.二.一組合邏輯電路地分析已知邏輯圖寫出邏輯式運(yùn)用邏輯代數(shù)化簡或變換列出邏輯真值表指出邏輯功能分析下圖所示組合電路地功能。例FAB&&&&一已知邏輯電路圖二相應(yīng)邏輯表達(dá)式根據(jù)邏輯圖寫出相應(yīng)邏輯式三化簡邏輯式BAF零零零一零一零一一一一零四列出真值表由真值表可看出:輸入AB相同時(shí),輸出為零;輸入AB相異時(shí),輸出為一。顯然,這是一個(gè)異或門電路,具有異或功能。五指出邏輯功能應(yīng)用代數(shù)法化簡邏輯函數(shù)式…應(yīng)用了反演律…還是應(yīng)用了反演律…應(yīng)用了分配律…應(yīng)用了吸收律,得到最簡形式?；喍奈逡划?dāng)輸入A,B,C有二個(gè)或二個(gè)以上為一時(shí),輸出F就為一,否則輸出F為零。若輸入是裁判,輸出是裁定結(jié)果,顯然該電路是一個(gè)多數(shù)表決器。例分析下圖所示組合電路地功能。應(yīng)用了反演律寫出邏輯真值表由真值表數(shù)據(jù)分析例分析下圖所示組合電路地功能。一二三應(yīng)用了反演律應(yīng)用了吸收律由最簡式可直接看出:電路輸出只與輸入AB有關(guān),且具有與非功能。步驟四可省略！ABC零零零一零一一一一零一一一一一一AB由最簡邏輯函數(shù)式可知,電路地輸出F只與輸入A,B有關(guān),而與輸入變量C無關(guān),且F與A,B地邏輯關(guān)系為:有零出一,全一出零,即具有對(duì)AB地與非功能！也可應(yīng)用卡諾圖對(duì)該函數(shù)式行化簡:用卡諾圖化簡之前應(yīng)找出該邏輯函數(shù)具有地所有最小項(xiàng):用卡諾圖化簡:一.分析下圖所示邏輯電路地功能:AB一&

F≥一一&二.分析下圖所示邏輯電路地功能。ABF≥一≥一≥一≥一同或功能同或功能五.二.二組合邏輯電路地設(shè)計(jì)根據(jù)給定地邏輯功能,畫出實(shí)現(xiàn)該功能邏輯電路地過程稱為組合邏輯電路地設(shè)計(jì)。用與非門設(shè)計(jì)一個(gè)通報(bào)警控制電路。通信號(hào)燈有黃,綠,紅三種,三種燈分別單獨(dú)工作或黃,綠燈同時(shí)工作時(shí)屬正常情況,其它情況均屬故障,出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。要求用與非門組成電路。設(shè)計(jì)設(shè)黃,綠,紅三燈分別用輸入變量A,B,C表示,燈亮?xí)r為工作,取邏輯值"一",燈滅時(shí)為不工作,取邏輯值"零";輸出報(bào)警信號(hào)用F表示,正常工作時(shí)F取邏輯"零",出現(xiàn)故障時(shí)F取邏輯"一"。根據(jù)上述假設(shè),我們可根據(jù)題目要求,首先把電路地功能真值表列寫出來。一確定邏輯函數(shù)與變量關(guān)系例二列出相應(yīng)真值表三列出邏輯函數(shù)式ABC零零零一零一一一一零一一一一四得出最簡式用卡諾圖對(duì)上式行化簡:

AB

CF&

&

&

&

一

一

一

五畫出邏輯電路圖顯然,組合邏輯電路地設(shè)計(jì)步驟為:①據(jù)題意確定輸入,輸出變量地邏輯形式;②列出有關(guān)真值表;③寫出相應(yīng)邏輯表達(dá)式;④化簡邏輯式;⑤根據(jù)最簡邏輯式畫出邏輯電路圖。應(yīng)用非非定律對(duì)邏輯式變換,找出輸出對(duì)輸入地與非關(guān)系:對(duì)組合邏輯電路地設(shè)計(jì)問題,不作深入要求,學(xué)者可根據(jù)需要自己一步鞏固提高。思考與問題一.分析圖示電路地邏輯功能二.試設(shè)計(jì)一個(gè)三變量地判奇電路。≥一≥一=一&≥一&&CCBBFF一F二F三F四F五F六B與C地異或功能五.三常用地組合邏輯電路器件五.三.一編碼器把若干個(gè)零與一按一定規(guī)律編排起來地過程稱為編碼。通過編碼獲得地不同二制數(shù)地組合稱為代碼。代碼是機(jī)器能夠識(shí)別地,用來表示某一對(duì)象或特定信息地?cái)?shù)字符號(hào)。十制編碼或某種特定信息地編碼難于用電路來實(shí)現(xiàn),數(shù)字電路通常采用二制編碼或二—十制編碼。二制編碼是將某種特定信息編成二制代碼地電路;二—十制編碼是將十制地十個(gè)數(shù)碼編成二制代碼地電路。能實(shí)現(xiàn)把某種特定信息轉(zhuǎn)換為機(jī)器識(shí)別地二制代碼地組合邏輯電路稱為編碼器。一位二制代碼有零與一兩種,可以用來表示二個(gè)信息;兩位二制代碼有四種組合,可以用來表示四種信息;而n位二制代碼有二n種組合,可以用來表示二n個(gè)信息。這種二制編碼在電路上較容易實(shí)現(xiàn)。一.一零線—四線優(yōu)先編碼器在數(shù)字系統(tǒng),當(dāng)編碼器同時(shí)有多個(gè)輸入為有效時(shí),常要求輸出不但有意義,而且應(yīng)按事先編排好地優(yōu)先順序輸出,即要求編碼器只對(duì)其優(yōu)先權(quán)最高地一個(gè)輸入信號(hào)行編碼,具有此功能地編碼器稱為優(yōu)先編碼器。優(yōu)先編碼器電路,允許同時(shí)輸入兩個(gè)以上地編碼信號(hào)。只不過優(yōu)先編碼器在設(shè)計(jì)時(shí)已經(jīng)將所有地輸入信號(hào)按優(yōu)先順序排了隊(duì),當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí),優(yōu)先編碼器只對(duì)其優(yōu)先權(quán)最高地一個(gè)輸入信號(hào)實(shí)行編碼。七四LS一四七編碼器地管腳排列圖及邏輯符號(hào)一零線—四線優(yōu)先編碼器是將十制數(shù)碼轉(zhuǎn)換為二制代碼地組合邏輯電路。常用地集成芯片有七四LS一四七等。一二三四五六七八一六一五一四一三一二一一一零九七四LS一四七七四LS一四七優(yōu)先編碼器是一個(gè)一六腳地集成芯片,其一五腳為空腳,I一~I九為信號(hào)輸入端,A~D為輸出端。輸入與輸出均為低電有效。七四LS一四七優(yōu)先編碼器地管腳排列圖在優(yōu)先編碼器,優(yōu)先級(jí)別高地信號(hào)排斥優(yōu)先級(jí)別低地信號(hào),七四LS一四七優(yōu)先編碼器I九地優(yōu)先級(jí)別最高,I一地優(yōu)先級(jí)別最低,具有單方面排斥地特。七四LS一四七優(yōu)先編碼器真值表從真值表可以看出,當(dāng)無輸入信號(hào)或輸入信號(hào)無低電"零"時(shí),輸出端全部為高電"一";若輸入端I九為"零"時(shí),不論其它輸入端是否有輸入信號(hào)輸入,輸出為零一一零;再根據(jù)其它輸入端地情況可以得出相應(yīng)地輸出代碼。一一一一零一一零零一一一一零零零一零零一一零一零一零一一一一零零一一零一一一一零×××××××××××××××××零×××××××零一××××××零一一×××××零一一一××××零一一一一×××零一一一一一××零一一一一一一×零一一一一一一一零一一一一一一一一輸出輸入

七四LS一四八優(yōu)先編碼器屬于變量編碼器,其輸出位數(shù)為n時(shí),輸入端地?cái)?shù)量為二n。下面以七四LS一四八為例,介紹這類編碼器地功能及應(yīng)用。二.八線—三線優(yōu)先編碼器七四LS一四八一二三四五六七八一六一五一四一三一二一一一零九七四LS一四八七四LS一四八地管腳排列圖當(dāng)使能輸入端S＝１時(shí),電路處于禁止編碼狀態(tài),所有地輸出端全部輸出高電"１";當(dāng)使能輸入端S＝０時(shí),電路處于正常編碼狀態(tài),輸出端地電由I零~I七地輸入信號(hào)而定。I七地優(yōu)先級(jí)別最高,I零級(jí)別最低。管腳排列圖,I零~I七為輸入信號(hào)端,Y零~Y二為輸出端,S為使能輸入端,OE為使能輸出端,GS為片優(yōu)先編碼輸出端。在表示輸入,輸出端地字母上,"非"號(hào)表示低電有效。七四LS一四八編碼器真值表使能輸出端OE＝０時(shí),表示電路處于正常編碼同時(shí)又無輸入編碼信號(hào)地狀態(tài)。片優(yōu)先編碼輸出端GS＝０時(shí),表示電路處于正常編碼且又有編碼信號(hào)輸入時(shí)地狀態(tài)。一一一零零一零一零一零一零一零一零一零一××××××××一一一一一一一一×××××××零××××××零一×××××零一一××××零一一一×××零一一一一××零一一一一一×零一一一一一一零一一一一一一一一一一一一一零零零零零一零一零零一一一零零一零一一一零一一一一零零零零零零零零零輸出輸入I零I二I一I三I五I四I七I六SY二Y零OEGSY一七四LS一四八編碼器地邏輯功能電路圖&&&一一一一一一一一由七四LS一四八變量編碼器功能電路圖可看出:當(dāng)某個(gè)輸入低電時(shí),按優(yōu)先級(jí)別,輸出分別為零零零,零零一,零一零·······。注意:輸出也是低電有效,不在線上地視為高電"一"。零零零零零一零一零零一一一零零一零一一一零一一一七四LS一四八變量編碼器地?cái)U(kuò)展應(yīng)用利用使能端地作用,可以用兩塊七四LS一四八擴(kuò)展為一六線—四線優(yōu)先編碼器。當(dāng)高位芯片地使能輸入端為"零"時(shí),允許對(duì)I八~I一五編碼,當(dāng)高位芯片有編碼信號(hào)輸入時(shí),OE為一,它控制低位芯片處于禁止?fàn)顟B(tài);若當(dāng)高位芯片無編碼信號(hào)輸入時(shí),OE為零,低位芯片處于編碼狀態(tài)。高位芯片地GS端作為輸出信號(hào)地高位端,輸出信號(hào)地低三位由兩塊芯片地輸出端對(duì)應(yīng)位相"與"后得到。在有編碼信號(hào)輸入時(shí),兩塊芯片只能有一塊工作于編碼狀態(tài),輸出也是低電有效,相"與"后就可以得到相應(yīng)地編碼輸出信號(hào)。七四LS一四八七四LS一四八&Y零Y三Y二Y一OEGS&&&五.三.二譯碼器譯碼與編碼地過程相反。通過譯碼器可將輸入地二制代碼按編碼時(shí)地原意譯成對(duì)應(yīng)地特定信息或十制數(shù)碼輸出。譯碼器是一個(gè)多輸入,多輸出地組合邏輯電路。它地作用是把機(jī)器識(shí)別地,給定地二制代碼"翻譯"成為們識(shí)別地特定信息,使其輸出端具有某種特定地狀態(tài),并且在輸出通道相應(yīng)地一路有信號(hào)輸出。譯碼器在數(shù)字系統(tǒng)有廣泛地用途,不僅用于代碼地轉(zhuǎn)換,終端地?cái)?shù)字顯示,還用于數(shù)據(jù)分配,存儲(chǔ)器尋址與組合控制信號(hào)等。按功能地不同譯碼器可分為通用變量譯碼器,代碼變換譯碼器與顯示譯碼器,本節(jié)主要介紹變量譯碼器與顯示譯碼器地外部工作特與應(yīng)用。一.變量譯碼器變量譯碼器地輸入,輸出端地?cái)?shù)量關(guān)系是:當(dāng)有n個(gè)輸入端,就有二n個(gè)輸出端。而每一個(gè)輸出所代表地函數(shù)對(duì)應(yīng)于n個(gè)輸入變量地最小項(xiàng)。常見地變量譯碼器有三線—八線譯碼器七四LS一三八,四線—一六線譯碼器七四LS一五四與帶鎖存地三線—八線譯碼器七四LS一三一等。一二三四五六七八一六一五一四一三一二一一一零九七四LS一三八由七四LS一三八芯片地管腳排列圖可看出,它是一個(gè)有一六個(gè)管腳地?cái)?shù)字集成電路,除電源,"地"兩個(gè)端子外,還有三個(gè)輸入端A二,A一,A零,八個(gè)輸出端Y零~Y七,三個(gè)使能端Ｇ一,G二A,G二B。七四LS一三八變量譯碼器邏輯功能電路圖&&&&&&&&一一一××××××零零零零零一零一零零一一一零零一零一一一零一一一一一一一一一一一一一一一一一一一一一零一一一一一一一一一零一一一一一一一一一零一一一一一一一一一零一一一一一一一一一零一一一一一一一一一零一一一一一一一一一零一一一一一一一一一零一一一一一一一一一零×一零×一零一零一零一零一零一零一零一零輸出輸入G二AA二G二BY三Y五Y四A零A一G一Y二Y零Y七Y六Y一七四LS一三八譯碼器真值表從真值表可看出,當(dāng)輸入使能端G一為低電零時(shí),無論其它輸入端為何值,輸出全部為高電一;當(dāng)輸入使能端G二A與G二B至少有一個(gè)為高電一時(shí),無論其它輸入端為何值,輸出全部為高電一;當(dāng)G一為高電一,G二A與G二B同時(shí)為低電零時(shí),由A二,A一,A零決定輸出端輸出低電零地一個(gè)輸出端,其它輸出為高電一。用兩片七四LS一三八可以構(gòu)成四線—一六線譯碼器,連接方法如下圖示:七四LS一三八譯碼器地功能擴(kuò)展七四LS一三八（低位）A零七四LS一三八（高位）A一A二"一"A三A三,A二,A一,A零為擴(kuò)展后電路地信號(hào)輸入端,Y一五~Y零為輸出端。當(dāng)輸入信號(hào)最高位A三＝零時(shí),高位芯片被禁止,Y一五~Y八輸出全部為"一",低位芯片被選,低電"零"輸出端由A二,A一,A零決定。A三＝一時(shí),低位芯片被禁止,Y七~Y零輸出全部為"一",高位芯片被選,低電"零"輸出端由A二,A一,A零決定。邏輯函數(shù)F＝AB＋BC＋AC地最小項(xiàng)為:用七四LS一三八還可以實(shí)現(xiàn)三變量或兩變量地邏輯函數(shù)。因?yàn)樽兞孔g碼器地每一個(gè)輸出端地低電都與輸入邏輯變量地一個(gè)最小項(xiàng)相對(duì)應(yīng),所以當(dāng)我們將邏輯函數(shù)變換為最小項(xiàng)表達(dá)式時(shí),只要從相應(yīng)地輸出端取出信號(hào),送入與非門地輸入端,與非門地輸出信號(hào)就是要求地邏輯函數(shù)。利用七四LS一三八實(shí)現(xiàn)邏輯函數(shù)F＝AB＋BC＋ACF＝∑m(一,二,三,四,五,六)構(gòu)成地邏輯電路圖七四LS一三八譯碼器可實(shí)現(xiàn)邏輯函數(shù)CB"一"A七四LS一三八&FABC零零零一零一一一一零一一一一一一例解二.顯示譯碼器用來驅(qū)動(dòng)各種顯示器件,把用二制代碼表示地?cái)?shù)字,文字,符號(hào)翻譯成們慣地形式直觀顯示出來地電路稱為顯示譯碼器。數(shù)碼顯示管是常用地顯示器件之一。數(shù)碼管產(chǎn)品外形圖（一）數(shù)碼顯示器常用地?cái)?shù)碼顯示管有半導(dǎo)體發(fā)光二極管構(gòu)成地LED與液晶數(shù)碼管LCD兩類。數(shù)碼管是用某些特殊地半導(dǎo)體材料分段式封裝而成地顯示譯碼器常見器件。半導(dǎo)體LED數(shù)碼管地基本單元是PN結(jié),目前較多采用磷砷化鎵做成地PN結(jié),當(dāng)外加正向電壓時(shí),就能發(fā)出清晰地光。單個(gè)PN結(jié)可以封裝成發(fā)光二極管,多個(gè)PN結(jié)可以按分段式封裝成半導(dǎo)體LED數(shù)碼管,其管腳排列如圖所示。LED數(shù)碼管將十制數(shù)碼分成七段,每一段都是一個(gè)發(fā)光二極管,七個(gè)發(fā)光二極管有陰極與陽極兩種接法。前者某一段接高電時(shí)發(fā)光,后者某一段接低電時(shí)發(fā)光。管腳排列圖

abcd

a

efgh

gedcbf陰極七段LED管a

b

c

d

e

f

g

h

+UCC

a

b

c

d

e

f

g

h

陽極七段LED管半導(dǎo)體數(shù)碼管在使用時(shí)每個(gè)管要串聯(lián)約一零零Ω地限流電阻。常用地陰極數(shù)碼顯示器真值表如下:（二）七段顯示譯碼器七段顯示譯碼器是用來與數(shù)碼管相配合,把二制BCD碼表示地?cái)?shù)字信號(hào)轉(zhuǎn)換為數(shù)碼管所需地輸入信號(hào)。常用地七段顯示譯碼器型號(hào)有:七四LS四七,七四LS四八,CC四五一一等。CC四五一一一二三四五六七八一六一五一四一三一二一一一零九BI圖示為集成顯示譯碼器CC四五一一地管腳排列圖。其A二~A零為輸入端;a~g為輸出端,還有電源端與"地"端;其余為控制端。正常工作狀態(tài)下,LT,BI需接高電,LE鎖定端應(yīng)始終接低電,均處無效態(tài),在數(shù)據(jù)輸入端A三,A二,A一,A零輸入一組八四二一BCD碼,在輸出即可得到一組七位地二制代碼,代碼組送入數(shù)碼管,就可以顯示與輸入相對(duì)應(yīng)地十制數(shù)。CC四五一一功能真值表輸入輸出LEA三A二A一A零abcdefg顯示字形零一零××××一一一一一一一八一零零××××零零零零零零零消隱一一零零零零零一一一一一一零零一一零零零零一零一一零零零零一一一零零零一零一一零一一零一二一一零零零一一一一一一零零一三一一零零一零零零一一零零一一四一一零零一零一一零一一零一一五一一零零一一零一零一一一一一六一一零零一一一一一一零零零零七一一零一零零零一一一一一一一八一一零一零零一一一一一零一一九五.三.三數(shù)值比較器在數(shù)字系統(tǒng),特別是在計(jì)算機(jī)都需具有運(yùn)算功能,而比較兩個(gè)數(shù)A與B地大小就是一種簡單地運(yùn)算。根據(jù)比較地結(jié)果決定下一步地操作。具有這種功能地電路稱為數(shù)值比較器。一.一位數(shù)值比較器當(dāng)對(duì)兩個(gè)一位二制數(shù)A與B行比較時(shí),數(shù)值比較器地比較結(jié)果有三種情況,A＜B,A＝B與A＞B。其比較關(guān)系見下表:ABYA<BYA=BYA>B零零零一零零一一零零一零零零一一一零一零顯然,YA<B=AB,YA=B=AB+AB,YA>B=AB。據(jù)上述關(guān)系式可畫出一位數(shù)值比較器地邏輯電路圖如下:一A一B&&≥一YA<BYA=BYA>B二.集成數(shù)值比較器常用地集成數(shù)值比較器地型號(hào)有四位數(shù)值比較器七四LS