《數(shù)字邏輯》(第二版)習(xí)題答案-第六章

習(xí)題六1分析圖1所示脈沖異步時序邏輯電路。(1)作出狀態(tài)表和狀態(tài)圖；(2)說明電路功能。圖1解答該電路是一個Mealy型脈沖異步時序邏輯電路。其輸出函數(shù)和激勵函數(shù)表達式為電路的狀態(tài)表如表1所示，狀態(tài)圖如圖2所示。表1現(xiàn)態(tài)Q2Q1次態(tài)/輸出ZX=10001101101/011/010/000/1圖2(3)由狀態(tài)圖可知，該電路是一個三進制計數(shù)器。電路中有一個多余狀態(tài)10，且存在“掛起”現(xiàn)象。2分析圖3所示脈沖異步時序邏輯電路。(1)作出狀態(tài)表和時間圖；(2)說明電路邏輯功能。圖3解答eq\o\ac(○,1)該電路是一個Moore型脈沖異步時序邏輯電路,其輸出即電路狀態(tài)。激勵函數(shù)表達式為eq\o\ac(○,2)電路狀態(tài)表如表2所示，時間圖如圖4所示。表2時鐘CP現(xiàn)態(tài)Q3Q2Q1次態(tài)Q3(n+1)Q2(n+1)Q1(n+1)11111111000001010011100101110111001010011100101000111000圖4eq\o\ac(○,3)由狀態(tài)表和時間圖可知，該電路是一個模6計數(shù)器。3分析圖5所示脈沖異步時序邏輯電路。(1)作出狀態(tài)表和狀態(tài)圖；(2)說明電路邏輯功能。圖5解答eq\o\ac(○,1)該電路是一個Moore型脈沖異步時序邏輯電路,其輸出函數(shù)和激勵函數(shù)表達式為eq\o\ac(○,2)該電路的狀態(tài)表如表3所示，狀態(tài)圖如圖6所示。表3現(xiàn)態(tài)y2y1次態(tài)y2(n+1)y1(n+1)輸出Zx1x2x3000111100101010100110000000010000001圖6eq\o\ac(○,3)該電路是一個“x1—x2—x3”序列檢測器。4分析圖7所示脈沖異步時序電路，作出時間圖并說明該電路邏輯功能。圖7解答eq\o\ac(○,1)該電路是一個Moore型脈沖異步時序邏輯電路,其輸出即電路狀態(tài)。激勵函數(shù)表達式為eq\o\ac(○,2)電路次態(tài)真值表如表4所示，時間圖如圖8所示。表4111100011011011111100111111001101100圖8eq\o\ac(○,3)該電路是一個模4計數(shù)器。5用D觸發(fā)器作為存儲元件，設(shè)計一個脈沖異步時序電路。該電路在輸入端x的脈沖作用下，實現(xiàn)3位二進制減1計數(shù)的功能，當電路狀態(tài)為“000”時，在輸入脈沖作用下輸出端Z產(chǎn)生一個借位脈沖，平時Z輸出0。解答eq\o\ac(○,1)設(shè)狀態(tài)變量用y2y1y0表示根據(jù)題意，可作出三位二進制減1計數(shù)器的狀態(tài)轉(zhuǎn)移表如表5所示。表5輸入x現(xiàn)態(tài)y2y1y0次態(tài)y2(n+1)y1(n+1)y0(n+1)11111111000001010011100101110111111000001010011100101110eq\o\ac(○,2)分析表5所示狀態(tài)轉(zhuǎn)移關(guān)系，可發(fā)現(xiàn)如下規(guī)律：●最低位觸發(fā)器的狀態(tài)y0只要輸入端x有脈沖出現(xiàn)便發(fā)生變化，即每來一個輸入脈沖，觸發(fā)器產(chǎn)生一次翻轉(zhuǎn)。因此，可令該觸發(fā)器時鐘端信號C0=x，輸入端信號?！翊蔚臀挥|發(fā)器的狀態(tài)y1在y0由0變?yōu)?時發(fā)生變化，即y0發(fā)生一次0→1的跳變，觸發(fā)器產(chǎn)生一次翻轉(zhuǎn)。因此，可令該觸發(fā)器的時鐘端信號C1=y0，輸入端信號?！褡罡呶挥|發(fā)器的狀態(tài)y2在y1由0變?yōu)?時發(fā)生變化，即y1發(fā)生一次0→1的跳變，觸發(fā)器產(chǎn)生一次翻轉(zhuǎn)。因此，可令該觸發(fā)器的時鐘端信號C2=y1，輸入端信號。綜合上述分析結(jié)果，可得到三位二進制減1計數(shù)器的激勵函數(shù)表達式為eq\o\ac(○,3)根據(jù)所得激勵函數(shù)表達式，可畫出三位二進制減1計數(shù)器的邏輯電路圖如圖9所示。

圖96用T觸發(fā)器作為存儲元件，設(shè)計一個脈沖異步時序電路，該電路有兩個輸入x1和x2，一個輸出Z，當輸入序列為“x1—x1—x2”時，在輸出端Z產(chǎn)生一個脈沖，平時Z輸出為0。解答建立原始狀態(tài)圖和原始狀態(tài)表由題意可知，該電路有兩個輸入，一個輸出。由于要求輸出為脈沖信號，所以，應(yīng)將電路設(shè)計成Mealy模型。設(shè)電路初始狀態(tài)為A，根據(jù)題意可作出原始狀態(tài)圖如圖10所示，原始狀態(tài)表如表6所示。圖10表6現(xiàn)態(tài)次態(tài)/輸出Zx2x1ABCA/0A/0A/1B/0C/0C/0(2)狀態(tài)化簡表6所示狀態(tài)表已達最簡。(3)狀態(tài)編碼由于最簡狀態(tài)表中有三個狀態(tài)，故需用兩位二進制代碼表示。設(shè)狀態(tài)變量為y2、y1，根據(jù)相鄰編碼法原則，可令y2y1=00表示狀態(tài)A,y2y1=01表示狀態(tài)B,y2y1=11表示狀態(tài)C，由此得到二進制狀態(tài)表如表7所示。表7現(xiàn)態(tài)y2y1次態(tài)y2（n+1）y1(n+1)/輸出Zx2x100011100/000/000/101/011/011/0(4)確定激勵函數(shù)和輸出函數(shù)確定激勵函數(shù)和輸出函數(shù)時注意：●對于多余狀態(tài)y2y1=10和不允許輸入x2x1=11，可作為無關(guān)條件處理；●當輸入x2x1=00時，電路狀態(tài)保持不變；●由于觸發(fā)器時鐘信號作為激勵函數(shù)處理，所以，可假定次態(tài)與現(xiàn)態(tài)相同時，觸發(fā)器時鐘信號為0，T端為d。據(jù)此，可列出激勵函數(shù)和輸出函數(shù)真值表如表8所示。表8輸入現(xiàn)態(tài)激勵函數(shù)輸出0101010110101010111111110001101100011011000110110d11110ddddd0d0d0d0d0d11dddd1111dddddddddddddddd00d000d1dddd根據(jù)真值表畫出激勵函數(shù)和輸出函數(shù)卡諾圖(略)，化簡后可得：(5)畫出邏輯電路圖根據(jù)激勵函數(shù)和輸出函數(shù)表達式，可畫出實現(xiàn)給定功能的邏輯電路如圖11所示。該電路存在無效狀態(tài)10，但不會產(chǎn)生掛起現(xiàn)象，即具有自啟動功能。圖117試用與非門構(gòu)成的基本R-S觸發(fā)器設(shè)計一個脈沖異步模4加1計數(shù)器。解答eq\o\ac(○,1)設(shè)電路輸入脈沖為x，狀態(tài)變量為y1y0,其狀態(tài)表如表9所示。表911110001101101101100eq\o\ac(○,2)根據(jù)狀態(tài)表和RS觸發(fā)器的功能表，可列出激勵函數(shù)真值表如表10所示。表10000011110001101100011011d1d1d11d1dd11d1dd11010011d100101化簡后，可得激勵函數(shù)最簡表達式為：eq\o\ac(○,3)根據(jù)激勵函數(shù)表達式，可畫出邏輯電路圖如圖12所示。圖128分析圖13所示電平異步時序邏輯電路，作出流程表。圖13解答eq\o\ac(○,1)根據(jù)邏輯電路圖可寫出激勵函數(shù)表達式為eq\o\ac(○,2)流程表如表11所示。表11二次狀態(tài)y激勵狀態(tài)Yx2x1=00x2x1=01x2x1=11x2x1=1001eq\o\ac(○,0)eq\o\ac(○,1)eq\o\ac(○,0)eq\o\ac(○,1)1eq\o\ac(○,1)eq\o\ac(○,0)0eq\o\ac(○,3)總態(tài)圖如圖14所示。圖149分析圖15所示電平異步時序電路，作出流程表和總態(tài)圖，說明該電路的邏輯功能。圖15解答eq\o\ac(○,1)根據(jù)邏輯電路圖，可寫出激勵函數(shù)和輸出函數(shù)表達式為eq\o\ac(○,2)流程表如表12所示。表12二次狀態(tài)y2y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=1000011110eq\o\ac(○,00)/000/000/100/010/0eq\o\ac(○,01)/001/1eq\o\ac(○,10)/001/0eq\o\ac(○,01)/0eq\o\ac(○,11)/111/001/0eq\o\ac(○,01)/001/101/0eq\o\ac(○,3)設(shè)初始總態(tài)為（x2x1，y2y1）=（00，00），輸入信號x2x1的變化序列為00→01→11→10→00→10→11→01，可作出時間圖如圖16所示。圖16由時間圖可知，該電路是一個“00-01-11”序列檢測器。10某電平異步時序電路的流程表如表13所示。作出輸入x2x1變化序列為00→01→11→10→11→01→00時的總態(tài)(x2x1,y2y1)響應(yīng)序列。表13流程表二次狀態(tài)y2y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=1000011110eq\o\ac(○,00)/000/000/000/d01/0eq\o\ac(○,01)/001/000/101/0eq\o\ac(○,01)/010/0eq\o\ac(○,10)/110/011/0eq\o\ac(○,11)/0eq\o\ac(○,10)/1解答根據(jù)表13所示電平異步時序電路的流程表和給定輸入序列，可作出總態(tài)響應(yīng)序列如下：時刻t：t0t1t2t3t4t5t6輸入x2x1：00011110110100總態(tài)：(x2x1,y2y1)(00,00)(01,00)(01,01)(11,01)(10,01)(10,11)(11,11)(11,10)(01,10)(01,00)(01,01)（00，01）（00，00）11某電平異步時序電路有一個輸入x和一個輸出Z，每當輸入x出現(xiàn)一次0→1→0的跳變后，當x為1時輸出Z為1，典型輸入、輸出時間圖如圖17所示。建立該電路的原始流程表。xxZ01000111圖17解答設(shè)立穩(wěn)定狀態(tài)根據(jù)典型輸入、輸出時間圖，可設(shè)立狀態(tài)如下：xxZ01000111eq\o\ac(○,1)eq\o\ac(○,2)eq\o\ac(○,3)eq\o\ac(○,4)eq\o\ac(○,1)eq\o\ac(○,2)eq\o\ac(○,3)eq\o\ac(○,4)（2）建立原始流程表根據(jù)所設(shè)立的狀態(tài)，可構(gòu)造出原始流程表如表14所示。表14二次狀態(tài)y激勵狀態(tài)Y/輸出ZX=0X=11234eq\o\ac(○,1)/03/0eq\o\ac(○,3)/01/d2/0eq\o\ac(○,2)/04/deq\o\ac(○,4)/112簡化表15所示的原始流程表。表15原始流程表二次狀態(tài)y激勵狀態(tài)/輸出狀態(tài)(Y/Z)x2x1=00x2x1=01x2x1=11x2x1=10123456eq\o\ac(○,1)/01/dd/d1/d1/dd/d5/dd/d5/dd/deq\o\ac(○,5)/05/dd/d3/deq\o\ac(○,3)/13/d6/deq\o\ac(○,6)/02/deq\o\ac(○,2)/04/deq\o\ac(○,4)/1d/d4/d解答(1)利用隱含表求出相容行對根據(jù)原始流程表，可作出隱含表如表16所示。2∨32-42-442-4×∨5∨3-63-63-662-43-62-4×3-6∨12345表16相容行對為：（1，2），（1，5），（3，4），（5，6）求出最小閉覆蓋最小閉覆蓋為：{（1，2），（3，4），（5，6）}（3）求出最簡流程表令：（1，2）→A，（3，4）→B，（5，6）→C可得最簡流程表如表17所示。表17二次狀態(tài)y激勵狀態(tài)/輸出狀態(tài)(Y/Z)x2x1=00x2x1=01x2x1=11x2x1=10ABCeq\o\ac(○,A)/0A/dA/0C/0C/deq\o\ac(○,C)/0B/deq\o\ac(○,B)/1eq\o\ac(○,C)/0eq\o\ac(○,A)/0eq\o\ac(○,B)/1B/d13圖18為某電平異步時序電路的結(jié)構(gòu)框圖。圖18圖中，試問該電路中是否存在競爭?若存在，請說明競爭類型?解答(1)作出流程表根據(jù)激勵函數(shù)和輸出函數(shù)表達式可作出流程表如表18所示。表18二次狀態(tài)y2y1激勵狀態(tài)Y2Y1輸出Zx2x1=00x2x1=01x2x1=11x2x1=1000011110eq\o\ac(○,00)00eq\o\ac(○,11)11eq\o\ac(○,00)00000101eq\o\ac(○,01)eq\o\ac(○,11)11eq\o\ac(○,00)1010eq\o\ac(○,10)0010（2）判斷說明由流程表可知，該電路中存在競爭。例如，當處在總態(tài)（00，11）輸入由00變?yōu)?1和處在總態(tài)（11，11）輸入由11變?yōu)?1時，存在非臨界競爭；當處在總態(tài)（11，01）輸入由11變?yōu)?0時，存在臨界競爭。14對表19所示最簡流程表進行無臨界競爭的狀態(tài)編碼，并確定激勵狀態(tài)和輸出函數(shù)表達式。表19最簡流程表二次狀態(tài)y激勵狀態(tài)Y/輸出Zx2x1=00x2x1=01x2x1=11x2x1=10ABCeq\o\ac(○,A)/0eq\o\ac(○,B)/0B/0eq\o\ac(○,A)/0A/0A/deq\o\ac(○,A)/0C/deq\o\ac(○,C)/1C/0eq\o\ac(○,B)/0eq\o\ac(○,C)/0解答該問題要求首先通過狀態(tài)編碼得到無臨界競爭的二進制流程表，然后確定激勵狀態(tài)和輸出函數(shù)的表達式。狀態(tài)編碼由于給定的最簡流程表中有三個狀態(tài)，所以，狀態(tài)編碼時需要兩位二進制代碼。根據(jù)流程表可作出狀態(tài)相鄰圖如圖19所示。圖19圖20由狀態(tài)相鄰圖可知，三個狀態(tài)的相鄰關(guān)系構(gòu)成了一個閉環(huán)，所以，用兩位二進制代碼無法滿足圖19所示的相鄰關(guān)系。為此，可通過增加過渡狀態(tài)，實現(xiàn)相鄰分配。假定在狀態(tài)B和狀態(tài)C之間增加一個過渡狀態(tài)D，即令B→C變?yōu)锽→D→C，C→B變?yōu)镃→D→B，則可得到狀態(tài)相鄰圖如圖20所示。顯然，用兩位二進制代碼可以很方便地滿足圖20所示相鄰關(guān)系。增加過渡狀態(tài)后，應(yīng)將給定流程表修改成如表20所示。表20二次狀態(tài)y激勵狀態(tài)Y/輸出Zx2x1=00x2x1=01x2x1=11x2x1=10ABCDeq\o\ac(○,A)/0eq\o\ac(○,B)/0D/0B/0eq\o\ac(○,A)/0A/0A/dd/deq\o\ac(○,A)/0D/deq\o\ac(○,C)/1C/dC/0eq\o\ac(○,B)/0eq\o\ac(○,C)/0d/d假定狀態(tài)變量用y2、y1表示，并令y2y1取值00表示A，01表示B，10表示C，11表示D，可得到與表20對應(yīng)的二進制流程表如表21所示，該流程表描述的電路中不存在競爭。表21二次狀態(tài)y2y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=1000011110eq\o\ac(○,00)/0eq\o\ac(○,01)/001/011/0eq\o\ac(○,00)/000/0dd/d00/deq\o\ac(○,00)/011/d10/deq\o\ac(○,10)/110/0eq\o\ac(○,01)/0dd/deq\o\ac(○,10)/0除了增加過渡，實現(xiàn)相鄰分配外，對表19進行無臨界競爭分配的另一種方案是允許非臨界競爭，消除臨界競爭。由于狀態(tài)B和A之間的轉(zhuǎn)換僅發(fā)生在穩(wěn)定總態(tài)(00，B)輸入x2x1，由00→01時，而x2x1=01這一列只有一個穩(wěn)定狀態(tài)，這就意味著即使發(fā)生競爭也屬于非臨界競爭，所以，分配給A和B的代碼可以不相鄰。

排除A和B的相鄰關(guān)系后，狀態(tài)編碼只需滿足A和C相鄰，B和C相鄰。顯然，用兩位二進制代碼可以很方便地滿足該相鄰關(guān)系，具體編碼略。(2)確定激勵狀態(tài)和輸出函數(shù)表達式根據(jù)表21所示二進制流程表，可作出激勵狀態(tài)、輸出函數(shù)的卡諾圖如圖21所示。圖21化簡后可得到激勵狀態(tài)和輸出函數(shù)表達式為15某電平異步時序電路有兩個輸入x1、x2和一個輸出Z。當x2=1時，Z總為0；當x2=0時，x1的第一次從0→1的跳變使Z變?yōu)?，該1輸出信號一直保持到x2由0→1，才使Z為0。試用與非門實現(xiàn)該電路功能。解答(1)建立原始流程表根據(jù)題意可畫出典型輸入輸出波形并設(shè)立相應(yīng)狀態(tài)如圖22所示。其原始流程表如表22所示。eq\o\ac(○,1)eq\o\ac(○,6)eq\o\ac(○,5)eq\o\ac(○,1)eq\o\ac(○,3)eq\o\ac(○,1)x2x1Zeq\o\ac(○,2eq\o\ac(○,2)eq\o\ac(○,2)eq\o\ac(○,4)eq\o\ac(○,3)eq\o\ac(○,2)圖22表22二次狀態(tài)y激勵狀態(tài)Y/輸出Zx2x1=00x2x1=01x2x1=11x2x1=10123456eq\o\ac(○,1)/05/dd/d1/0eq\o\ac(○,5)/11/02/deq\o\ac(○,2)/14/0eq\o\ac(○,4)/02/1d/dd/d3/deq\o\ac(○,3)/03/0d/d3/06/0d/d6/0d/d6/deq\o\ac(○,6)/0(2)狀態(tài)化簡根據(jù)原始流程表可作出隱含表如表23所示。狀態(tài)合并圖如圖23所示。2×3××4√×√5×√××6√×√√×12345表23圖23狀態(tài)合并圖選擇最小閉覆蓋為{1},{2,5},{3,4,6}；并令：{1}→A,{2,5}→B,{3,4,6}→C最簡流程表如表24所示。