EDA技術智慧樹知到答案2024年湖南工業(yè)大學

EDA技術湖南工業(yè)大學智慧樹知到答案2024年緒論單元測試

學習EDA技術這門課程的具體要求是（

）

A:掌握EDA技術的基本概念、基礎知識；了解FPGA/CPLD的結構、工作原理、性能指標及應用選擇；熟練掌握硬件描述語言VHDL的編程；熟練掌握EDA技術的開發(fā)軟件及EDA實驗開發(fā)系統的使用。B:較好地掌握應用EDA技術進行系統設計開發(fā)的方法，具備應用EDA技術進行綜合性數字系統設計的初步能力，經過后續(xù)的綜合應用實踐，能夠從事FPGA的設計與開發(fā)、SOPC的設計與開發(fā)以及ASIC的前端設計等工作。C:初步掌握基于FPGA的VLSI系統設計與實現的方法和技術，具備分析、解決實際問題的能力，具有較強的專業(yè)實踐能力和創(chuàng)新能力。

答案:ABC學習EDA技術這門課程，我們希望達到的學習目標是（

）

A:基本掌握SOC的設計與開發(fā)方法B:掌握一種硬件描述語言VHDLC:基本掌握SOPC的設計與開發(fā)方法D:基本掌握ASIC的前端設計與開發(fā)E:熟悉FPGA的設計與開發(fā)F:基本掌握ASIC的后端設計與開發(fā)

答案:BCDEEDA技術課程的學習要點是（

）

A:采用五個結合(邊學邊用相結合、邊用邊學相結合、理論與實踐相結合、線上與線下相結合、課內與課外相結合)B:以課題為中心，以研究式教學為主要形式C:掌握兩個工具(FPGA/CPLD開發(fā)軟件、EDA實驗開發(fā)系統的使用)D:抓住一個重點(硬件描述語言編程)E:運用四種手段（案例分析、應用設計、線上學習、上機實踐)

答案:ABCDE

第一章測試

EDA的中文含義是（

）

A:計算機輔助工程設計B:電子設計自動化C:計算機輔助設計

答案:B狹義的EDA技術，就是指以大規(guī)?？删幊踢壿嬈骷樵O計載體，以硬件描述語言為系統邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統為設計工具，通過有關的開發(fā)軟件，自動完成用軟件方式設計的電子系統到硬件系統的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統或專用集成芯片的一門新技術，或稱為IES/ASIC自動設計技術。

A:對B:錯

答案:AEDA技術基礎主要包括的內容有（

）

A:開發(fā)軟件工具B:大規(guī)?？删幊踢壿嬈骷﨏:實驗開發(fā)系統D:硬件描述語言

答案:ABCDIEEE的工業(yè)標準硬件描述語言包括（

）

A:ABELB:VerilogC:VHDL

答案:BCQuartusⅡ是Altera公司推出的EDA軟件工具，該軟件在實際應用開發(fā)方面的用途有（

）

A:與SOPCBuilder結合，進行SOPC系統開發(fā)B:進行FPGA/CPLD的開發(fā)C:與MATLAB和DSPBuilder結合可以進行基于FPGA的DSP系統開發(fā)

答案:ABC將電路的高級語言描述轉換成低級的，可與FPGA/CPLD或構成ASIC的門陣列基本結構相映射的網表文件的過程，稱為（

）

A:邏輯綜合B:邏輯適配C:編程下載D:邏輯編譯

答案:A在ASIC設計中，常利用FPGA對系統的設計進行功能檢測，通過后再將其VHDL設計以ASIC形式實現，這一過程稱為（

）

A:硬件測試B:編程下載C:硬件仿真

答案:C用Altera公司的QuartusII開發(fā)的、基于NiosⅡCPU內核的SOPC的設計，包括硬件的設計開發(fā)和軟件的設計開發(fā)兩個方面。

A:對B:錯

答案:A將IC的有關設計文件交給專業(yè)的芯片生產廠家，通過一系列工藝步驟制造芯片過程，稱之為流片。

A:錯B:對

答案:B基于EDA技術的系統設計與實現相關研究，主要是與課題設計與開發(fā)有關的數字信號處理、數字圖像處理、工業(yè)智能控制、網絡通信控制、數字家電控制等基礎理論、實現算法和系統仿真等研究，重點是實現算法的設計、選擇和仿真。

A:錯B:對

答案:B開展EDA技術研究性教學，除了可提高學生的學習興趣，改變學生的學習方法，轉變學生的學習風氣；提高學生獲取知識的能力，提高學生分析問題的能力，培養(yǎng)良好的科研素養(yǎng)外，還可達到如下主要效果（

）

A:可熟練地掌握EDA技術的基礎理論、基本方法、基本技巧、調試方法和調試技巧。B:可熟練地掌握基于EDA技術的系統設計開發(fā)課題相關的基礎理論、基本方法、基本技巧。C:可全面提高學生的綜合應用能力、實踐動手能力、創(chuàng)新創(chuàng)業(yè)能力和就業(yè)核心競爭力。

答案:ABC

第二章測試

在元件例化時，下列語句中能正確表示將某元件的端口A端口與系統中其他模塊的端口S關聯起來的是（

）

A:A=>SB:S=>AC:A=SD:S=A

答案:A已知標號為U1的元件MYNAND2的輸入端口為A和B，輸出端口為Y，現要用MYNAND2例化產生一個新的系統（A1、B1為輸入端口、Y1為輸出端口），要求MYNAND2的A與系統的A1關聯，B與系統的B1關聯，Y與系統的Y1關聯，下列端口映射語句語法正確的是（

）

A:U1:MYNAND2PORTMAP(A=A1,B=B1,Y=Y1)B:U1:MYNAND2PORT(A=>A1,B=>B1,Y=>Y1)

C:U1:MYNAND2MAP(A=>A1,B=>B1,Y=>Y1)D:U1:MYNAND2PORTMAP(A=>A1,B=>B1,Y=>Y1)

答案:DSTD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包的區(qū)別是，STD_LOGIC_SIGNED中定義的運算符考慮到了符號，是有符號數的運算，而STD_LOGIC_UNSIGNED則正好相反。

A:對B:錯

答案:ASTANDARD程序包中定義了許多基本的數據類型、子類型和函數，該程序包可以不用USE語句另作聲明。

A:對B:錯

答案:ATEXTIO程序包定義了支持文本文件操作的許多類型和子程序。該程序包可以不用USE語句另做聲明。

A:對B:錯

答案:B程序包（

）重載了可用于INTEGER型及STD_LOGIC和STD_LOGIC_VECTOR型混合運算的運算符，并定義了一個由STD_LOGIC_VECTOR型到INTEGER型的轉換函數。

A:STD_LOGIC_1164B:STD_LOGIC_UNSIGNEDC:STD_LOGIC_ARITHD:STD_LOGIC_SIGNED

答案:BD在實際的數字集成電路中，（

）端口模式相當于雙向引腳，它由一個普通輸出端口(OUT)加入三態(tài)輸出緩沖器和輸入緩沖器構成的。

A:OUTB:INOUTC:BUFFERD:IN

答案:B每個實體可以有多個結構體，每個結構體對應著實體不同結構和算法實現方案。對于具有多個結構體的實體，必須用（

）配置語句指明用于綜合的結構體和用于仿真的結構體。

A:ENTITYB:CONSTANTC:CONFIGURATIOND:ARCHITECTURE

答案:C類屬參量常用來動態(tài)規(guī)定一個實體端口的大小，或設計實體的物理特性，或結構體中的總線寬度，或設計實體中、底層中同種元件的例化數量等。

A:錯B:對

答案:BCLK'EVENTANDCLK='1'表示CLK的(

)

A:上升沿B:下降沿C:高電平D:低電平

答案:A若某端口定義為“CQ:OUTSTD_LOGIC_VECTOR(3DOWNTO0);”，則CQ的數據類型為（

）

A:1位的標準邏輯位矢量B:信號C:4位的標準邏輯位矢量D:常量

答案:C對于共陰極接法的七段數碼顯示管，如果顯示碼為0000110，那么在數碼管上會顯示數字1。

A:錯B:對

答案:B對于共陽極接法的七段數碼顯示管，要想在數碼管上顯示數字3，那么其顯示碼應為0100111。

A:對B:錯

答案:B在數據動態(tài)掃描顯示電路DTCNT9999的程序設計中，輸出端口COM的作用是控制數碼管是否有效；輸出端口SEG的作用是控制數碼管顯示的數字。

A:對B:錯

答案:AEDA仿真測試程序，核心功能部分，一般包括兩個部分：①根據測試的各種要求，通過各種賦值語句給被測試系統提供各種測試輸入信號；②通過元件例化語句建立被測試系統與測試平臺內輸入信號和輸出信號的映射關系。

A:對B:錯

答案:A測試平臺的設計實體說明，由于沒有有關的類屬說明和端口說明，所以可以省略不寫。

A:對B:錯

答案:B由于先有新的操作系統，再有基于該操作系統開發(fā)的各種EDA專業(yè)軟件，因此操作系統的選擇應盡量選擇低些的版本。

A:錯B:對

答案:B授權方式一般有（

）

A:評估授權B:固定授權C:浮動授權

答案:ABC芯片的管腳鎖定就是將設計實體的管腳與目標芯片特定的可輸入輸出管腳建立一一映射的過程。它包括兩個方面：一是需設定未用的管腳；二是根據需要進行管腳的鎖定。

A:對B:錯

答案:AQuartusⅡ軟件工程實現設置主要包括指定目標器件、編譯過程設置、EDA工具選擇、邏輯分析與邏輯綜合設置、邏輯適配設置、仿真設置等。

A:對B:錯

答案:A對含有多個模塊多個層次的設計與測試，通常按照自底向上的方法進行設計與測試，也就是先進行低層次各模塊的設計與測試，待低層次各模塊的設計與測試完畢后再進行頂層模塊的設計與測試。

A:錯B:對

答案:B決定仿真運行時間的長短和時鐘信號的最高頻率的兩個參數分別是仿真運行時長和波形文件最小時間單位。

A:對B:錯

答案:A如果已經新建了波形文件，但是進行仿真操作時卻提示找不到仿真文件，可能的原因是：（1）波形文件未存盤；（2）波形文件未存入指定工程目錄下。

A:對B:錯

答案:A鎖定引腳后不必再編譯一次，即可將引腳鎖定信息應用到最終的下載文件中。

A:錯B:對

答案:A原理圖設計的主要操作有：添加元件、移動元件、添加連線、添加網絡名、添加輸入/輸出端口。

A:錯B:對

答案:B在QuartusⅡ的主菜單下，執(zhí)行【Tools】→【RunSimulationTool】命令，可以進入進行RTL仿真和門級仿真的操作界面。

A:對B:錯

答案:A英文“GateLevelSimulation”表示是門級仿真。

A:對B:錯

答案:ANiosⅡ處理器系列包括了快速的(NiosⅡ/f)、經濟的(NiosⅡ/e)和標準的(NiosⅡ/s)三種內核，每種都針對不同的性能范圍和成本。

A:錯B:對

答案:B在進行管腳鎖定時，要想建立變化的I/O資源與特定的芯片管腳編號的聯系，包括的步驟有：①變化的I/O資源；②電路結構圖；③插座號；④管腳對照表；⑤特定的芯片管腳號。管腳鎖定實現步驟的先后順序為（

）

A:③④①②⑤B:⑤④③②①C:②①③⑤④D:①②③④⑤

答案:D

第三章測試

比較常用硬件描述語言有（

）

A:ABELB:C++C:VerilogHDLD:VHDL

答案:ACDVHDL對設計的描述具有相對獨立性，因此設計者可以不懂硬件的結構，也不必管最終設計的目標器件是什么。

A:錯B:對

答案:B對于VHDL的編譯器和綜合器來說，程序文字的大小寫是不加區(qū)分的。

A:對B:錯

答案:AVHDL作為一種硬件描述語言，其所有語句經過邏輯綜合后都會變成對應的硬件電路。

A:對B:錯

答案:B下列數制基數表示的文字中表示十六進制數的是（

）

A:2#1111_1110#B:10#16#C:16#E#E1

答案:C在下標段的定義中，TO表示數組下標序列由低到高，，而DOWNTO表示數組下標序列由高到低。

A:錯B:對

答案:B雖然VHDL仿真器允許變量和信號設置初始值，但在實際應用中，VHDL綜合器并不會把這些信息綜合進去。

A:錯B:對

答案:B從硬件電路系統來看，（

）相當于當前層次中各模塊之間的連線以及上面的值。

A:變量B:信號C:常量

答案:B信號的使用和定義范圍是實體、進程、子程序、結構體和程序包。

A:對B:錯

答案:BSTD_LOGIC_VECTOR數據類型的數據對象賦值的原則是：同位寬、同數據類型的矢量間才能進行賦值。

A:對B:錯

答案:A由于標準邏輯位數據類型的多值性，在條件語句中，如果未考慮到STD_LOGIC的所有可能的取值情況，綜合器可能會插入不希望的鎖存器。

A:對B:錯

答案:A對于數據類型不同的參量需要進行相互作用和傳遞時，首先必須進行數據類型的轉換，這是因為VHDL是一種強類型語言，要求各種數據類型相同的參量，才能相互作用和傳遞。

A:錯B:對

答案:B類型轉換函數方式，就是通過定義一個數據類型轉換函數，將屬于某種數據類型的數據對象轉換成屬于另一種數據類型的數據對象。

A:對B:錯

答案:AVHDL語言操作符的種類包括（

）

A:算術操作符B:符號操作符C:邏輯操作符D:關系操作符

答案:ABCD下列符號中表示邏輯左移的是（

）

A:SRLB:SLLC:ROLD:MOD

答案:B下列屬于變量賦值的特點的是（

）

A:賦值過程總是有某種延時B:賦值過程立即發(fā)生C:具有局部特征D:具有全局性特征

答案:BC信號賦值目標?:=賦值源；其中冒號加等號（:=）作為一個整體，稱之為信號賦值符號。

A:錯B:對

答案:A變量賦值目標<=賦值源；其中指向左邊的雙箭頭(<=）作為一個整體，稱之為變量賦值符號。

A:錯B:對

答案:A下列不屬于順序語句的是（

）

A:進程語句B:變量賦值語句C:LOOP循環(huán)語句D:CASE選擇語句

答案:A下列屬于轉向控制語句的是（

）

A:CASE選擇語句B:WAIT語句C:LOOP循環(huán)語句D:IF條件語句

答案:ACDIF語句是一種條件語句，它根據語句中所設置的一種或多種條件，有選擇地執(zhí)行指定的順序語句。

A:錯B:對

答案:BCASE選擇句中的“=>”不是操作符，它相當于“THEN”的作用。

A:錯B:對

答案:BLOOP循環(huán)語句的循環(huán)方式由（

）語句控制。

A:NEXTB:EXITC:CASED:WAIT

答案:AB一般情況下，只有WAITUNTIL格式的等待語句可以被綜合器接受。

A:對B:錯

答案:A敏感信號等待語句是指（

）

A:WAITUNTIL條件表達式B:WAIT語句C:WAITON信號表

答案:C條件等待語句是指（

）

A:WAITUNTIL條件表達式B:WAIT語句C:WAITON信號表

答案:AVHDL中可以具有屬性的項目有（

）

A:信號、變量、常量B:實體、結構體、配置、程序包C:過程、函數D:類型、子類型

答案:ABCD下列屬于順序語句的是（

）

A:進程語句B:決斷(RESOLUTION)函數語句C:報告(REPORT)語句D:斷言(ASSERT)語句

答案:BCD下列屬于并行語句的是（

）

A:條件信號賦值語句B:LOOP循環(huán)語句C:進程語句D:并行信號賦值語句

答案:ACD進程經綜合后對應的硬件電路，對進程中的所有可讀入信號都是敏感的，而在VHDL行為仿真中并非如此，除非將所有的讀入信號列為敏感信號。

A:錯B:對

答案:B選擇信號賦值語句允許有條件重疊的現象，也允許存在條件涵蓋不全情況。

A:錯B:對

答案:A選擇信號賦值語句本身不能在進程中應用，但其功能卻與進程中的CASE語句的功能相似。

A:錯B:對

答案:BVHDL元件例化端口映射語句“U1:ND2PORTMAP(S1,S2,C=>Z1);”中的端口映射關聯方式為（

）

A:混合關聯B:位置關聯C:結構關聯D:名字關聯

答案:AVHDL元件例化端口映射名字關聯方式的符號為（

）

A:==B:=>C:=D:>=

答案:BVHDL的元件例化語句用于建立端口之間映射關系的常用方式（

）

A:位置關聯B:名字關聯C:結構關聯D:混合關聯

答案:ABD對于內部由多個規(guī)則模塊構成而兩端結構不規(guī)則的電路，可以用FOR_GENERATE語句來描述電路內部的規(guī)則部分，而根據電路兩端的不規(guī)則部分形成的條件用IF_GENERATE語句來描述。

A:對B:錯

答案:AVHDL子程序調用的特點有（

）

A:從硬件角度講，一個子程序的調用類似于一個元件模塊的例化B:在進程中不允許對子程序進行調用C:在進程中允許對子程序進行調用D:可以在結構體或程序包中的任何位置對子程序進行調用

答案:ACDVHDL的函數首由（

）組成。

A:數據類型B:函數名C:函數體D:參數表

答案:ABD一般地，可在過程定義參量表可以定義的數據流向模式有（

）

A:INPUTB:INOUTC:OUTPUTD:INE:OUT

答案:BDE一個程序包應包含常數說明、數據類型說明、元件定義、子程序說明等四種內容。

A:對B:錯

答案:B對于沒有子程序說明的程序包體可以省去，因此程序包首可以獨立定義和使用。

A:對B:錯

答案:AVHDL的描述風格有三種，分別是（

）

A:結構描述B:行為描述C:門電路描述D:數據流描述

答案:ABD在VHDL的結構體中只描述了所希望電路的功能或者說電路行為，而沒有直接指明或涉及實現這些行為的硬件結構的描述方式稱為（

）

A:行為描述B:結構描述C:RTL描述

答案:A譯碼器可以用于（

）

A:地址譯碼B:指令譯碼C:顯示驅動譯碼D:控制譯碼

答案:ABCD

A:錯B:對

答案:B

A:對B:錯

答案:B三態(tài)門電路的輸出值包括（

）

A:高阻態(tài)B:高電平C:低電平D:低阻態(tài)

答案:ABC觸發(fā)器和寄存器（鎖存器），都是具有存儲功能的電路，其VHDL程序設計的基本方法是相同的。

A:對B:錯

答案:A計數器的設計，其基本功能包括計數控制和進位控制。其中計數控制又分為正常計數和邊界處理，正常計數是進行加1操作或加N操作；邊界處理則進行清零。

A:對B:錯

答案:A所謂分頻電路，就是將一個給定的頻率較高的數字輸入信號，經過適當的處理后，產生一個或數個頻率較低的數字輸出信號。

A:錯B:對

答案:B有關FIFO正確的說法是（

）

A:FIFO，本質上是一個讀寫存儲器，但它的存儲規(guī)律是后進先出B:FIFO，本質上是一個讀寫存儲器，但它的存儲規(guī)律是先進后出C:FIFO，本質上是一個讀寫存儲器，但它的存儲規(guī)律是先進先出

答案:C作為FIFO的設計，它包括數據的寫操作、數據的寫地址修改、數據寫滿控制，數據的讀操作、數據的讀地址修改、數據讀空控制，因此可用6個進程來描述對應的操作。

A:錯B:對

答案:B進程間一般是順序運行的，但由于敏感信號的設置不同以及電路的延遲，在時序上，進程間的動作是沒有先后順序的。

A:對B:錯

答案:B進程間一般是并行運行的，但由于敏感信號的設置不同以及電路的延遲，在時序上，進程間的動作是有先后順序的。

A:錯B:對

答案:B

第四章測試

多位加法器的構成有兩種方式：并行進位和串行進位。其中并行進位方式設有進位產生邏輯，運算速度較快；串行進位方式是將全加器級聯構成多位加法器，運行速度較慢。

A:錯B:對

答案:B對于組合邏輯程序，在進行VHDL程序的時序仿真的時候，不論每組測試數據的持續(xù)時間的長短，都能得到正確的結果。

A:錯B:對

答案:A對于相同的一個VHDL設計，不管采用什么樣的FPGA芯片來實現，該系統的最高頻率是相同的。

A:對B:錯

答案:B對于相同的一個VHDL設計，若采用不同的FPGA芯片來實現，該系統的最高頻率可能會是不同的。

A:對B:錯

答案:A語句“IFLD='1'THENCOUNT<=D;”是一個計數器控制進程中的一個語句，其中COUNT為保存計數過程中間結果的信號，則該語句的作用是（

）

A:高電平預置數B:低電平預置數C:中電平預置數

答案:A元件例化語句中的端口映射語句“U1:LCNT8PORTMAP(CLK=>CLK,LD=>LD1,D=>A,CAO=>CAO1);”，其端口映射方式是（

）

A:名字關聯方式B:位置關聯方式C:混合關聯方式

答案:A在CORDIC算法的硬件實現方案中，相對于迭代結構，流水線結構的優(yōu)點有（

）

A:硬件開銷很小B:控制比較復雜C:控制比較簡單D:處理速度非常快

答案:CD若TEMP1為10以內的正整數，下述以CASETEMP1開始的選擇語句的功能是（

）

A:將10以內的正整數TEMP1進行顯示驅動譯碼，并將譯碼結果賦值給LBCDB:將10以內的正整數TEMP1轉換成四位二進制數BCD編碼，并賦值給LBCDC:將10以內的正整數TEMP1進行顯示數據選擇，并將選擇結果賦值給LBCD

答案:B一個可進行硬件驗證的完整的SOBEL圖像邊緣檢測器包括的模塊有（

）

A:像素窗口刷新模塊(REFRESH)B:串入并出模塊(SIPO)C:圖像數據（模擬）采集模塊（MINPUT）D:幀窗口接收模塊(FIFO)

E:數據顯示處理模塊(DISPLAY)F:數據處理模塊(PROCESSOR)

答案:ABCDEF一個完整的SOBEL圖像邊緣檢測器，其中求出四個方向的圖像梯度數據絕對值的最大值，同時判別最大值出現的方向的模塊是（

）

A:幀窗口接收模塊(FIFO)B:串入并出模塊(SIPO)C:像素窗口刷新模塊(REFRESH)

D:數據處理模塊(PROCESSOR)

答案:D

第五章測試

“FieldProgrammableGateArray”的中文含義是（

）

A:現場可編程門陣列B:電子設計自動化C:復雜可編程邏輯器件D:專用集成電路

答案:ACPLD的英文全稱是ComplexProgrammableLogicDevice。

A:對B:錯

答案:A從可編程元件上分類，PLD可分為（

）

A:基于SRAM的編程元件B:熔絲型開關C:EEPROM的編程元件D:可編程低阻電路元件E:EPROM的編程元件

答案:ABCDEFPGA的核心是可編程技術。

A:錯B:對

答案:B最典型的交叉開關設計包括（

）

A:通用型（universal）B:不相交型（disjoint）C:威爾頓型（Wilton）

答案:ABCONO反熔絲，是具有氧-氮-氧介質夾層的反熔絲；M2M反熔絲，是金屬-金屬反熔絲。

A:錯B:對

答案:B基于新型半導體結構的FPGA的兩種結構有：碳納米管交叉開關結構、憶阻器結構。

A:對B:錯

答案:A采用多輸入的LUT結構作為基本邏輯單元，已經成為FPGA發(fā)展的主流趨勢。

A:錯B:對

答案:BCPLD的主要參數包括宏單元數，最大頻率，電源電壓，最大用戶I/O等方面。

A:錯B:對

答案:BLatticeEC的結構與LatticeECP-DSP的結構基本相同，主要區(qū)別就是沒有sysDSPBlock。

A:對B:錯

答案:AAltera公司其CPLD器件系列主要有（

）

A:MAX系列B:Classic系列C:APEX系列D:FLASHlogic系列

答案:ABDAltera公司的FPGA器件系列產品按推出的先后順序有FLEX系列、APEX系列、ACEX系列和Stratix系列、Cyclone系列、Arria系列。

A:對B:錯

答案:AAltera公司現在的主流產品是低檔的Cyclone系列、中檔的Arria系列和高檔的Stratix系列。

A:錯B:對

答案:BXilinx公司的CPLD器件系列主要有XC7200系列、XC7300系列、XC9500系列和CoolRunner系列。

A:對B:錯

答案:ASpartan-3系列的FPGA，由于其極低廉的成本，能理想地應用于寬帶訪問、家庭網上工作、顯示/投影和數字電視設備中。

A:對B:錯

答案:A把FPGA應用電路目標文件寫入FPGA的專用配置ROM的過程，稱為編程。

A:對B:錯

答案:BAltera公司基于SRAMLUT結構器件的配置模式有（

）

A:JTAG模式B:PPA被動并行異步模式C:PSA被動串行異步模式D:PPS被動并行同步模式E:配置器件配置模式F:PS被動串行模式

答案:ABCDEF在FPGA和CPLD中，在低功耗、高集成度方面具有絕對的優(yōu)勢的器件是（

）

A:FPGAB:CPLDC:VHDL

答案:A在選擇FPGA的設計開發(fā)中，對芯片速度的選擇是速度越高越好。

A:對B:錯

答案:B

第六章測試

若W2、L已經定義，并且N2BIT、

ARRAY_N2BIT、P的有關定義如下：SUBTYPEN2BITISSTD_LOGIC_VECTOR(W2-1DOWNTO0);

TYPEARRAY_N2BITISARRAY(0TOL-1)OFN2BIT;

SIGNAL

P:ARRAY_N2BIT;

則信號P綜合成硬件后相當于一個存儲器/寄存器組，該存儲器/寄存器組具有L個存儲/寄存單元，每個單元具有W2位數據。

A:錯B:對

答案:B動態(tài)掃描顯示的原理是：通過一個掃描控制電路，對需要顯示的結果進行逐個掃描，使顯示數碼管逐個進行顯示，但要求顯示數碼管的掃描頻率必須大于24HZ以上。

A:錯B:對

答案:B7段LED數碼管顯示器可分為共陽極、共陰極型兩種，其中共陽極型數碼管是指數碼管的7個發(fā)光二極管的陰極連接在一起，并且均接GND,而數碼管的驅動端a-g必須是高電平有效。

A:錯B: