高二物理競賽課件電路中常用MSI組合邏輯器件及應(yīng)用

電路中常用MSI組合邏輯器件及應(yīng)用

電路中常用MSI組合邏輯器件及應(yīng)用編碼器用文字、符號或數(shù)碼表示特定對象的過程稱為編碼。在數(shù)字電路中用二進(jìn)制代碼表示有關(guān)的信號稱為二進(jìn)制編碼。實(shí)現(xiàn)編碼操作的電路就是編碼器。按照被編碼信號的不同特點(diǎn)和要求，有二進(jìn)制編碼器、二—十進(jìn)制編碼器、優(yōu)先編碼器之分。

組合邏輯電路的設(shè)計(jì)一般可按以下步驟進(jìn)行：①邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象，首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的0、1兩種狀態(tài)分別對輸入、輸出變量進(jìn)行邏輯賦值，即確定0、1的具體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表。②選擇器件類型。根據(jù)命題的要求和器件的功能及其資源情況決定采用哪種器件。例如，當(dāng)選用MSI組合邏輯器件設(shè)計(jì)電路時(shí)，對于多輸出函數(shù)來說，通常選用譯碼器實(shí)現(xiàn)電路較方便，而對單輸出函數(shù)來說，則選用數(shù)據(jù)選擇器實(shí)現(xiàn)電路較方便。③根據(jù)真值表和選用邏輯器件的類型，寫出相應(yīng)的邏輯函數(shù)表達(dá)式。當(dāng)采用SSI集成門設(shè)計(jì)時(shí)，為了獲得最簡單的設(shè)計(jì)結(jié)果，應(yīng)將邏輯函數(shù)表達(dá)式化簡，并變換為與門電路相對應(yīng)的最簡式。④根據(jù)邏輯函數(shù)表達(dá)式及選用的邏輯器件畫出邏輯電路圖?！纠吭O(shè)計(jì)一個(gè)一位全減器。①列真值表。全減器有三個(gè)輸入變量：被減數(shù)An、減數(shù)Bn、低位向本位的借位Cn；有兩個(gè)輸出變量：本位差Dn、本位向高位的借位Cn+1，其框圖如圖4-5(a)所示。表4-4全減器真值表AnBnCnCn+1

Dn0000010100111001011101110011111001000011圖4-5全減器框圖及K圖

(a)框圖;(b)Cn+1；(c)Dn

②選器件。選用非門、異或門、與或非門三種器件。③寫邏輯函數(shù)式。首先畫出Cn+1和Dn的K圖如圖4-5(b)、(c)所示，然后根據(jù)選用的三種器件將Cn+1、Dn分別化簡為相應(yīng)的函數(shù)式。由于該電路有兩個(gè)輸出函數(shù)，因此化簡時(shí)應(yīng)從整體出發(fā)，盡量利用公共項(xiàng)使整個(gè)電路門數(shù)最少，而不是將每個(gè)輸出函數(shù)化為最簡當(dāng)用與或非門實(shí)現(xiàn)電路時(shí)，利用圈0方法求出相應(yīng)的與或非式為當(dāng)用異或門實(shí)現(xiàn)電路時(shí)，寫出相應(yīng)的函數(shù)式為其中為Dn和Cn+1的公共項(xiàng)。④畫出邏輯電路。圖4–6全減器邏輯圖【例4-4】用門電路設(shè)計(jì)一個(gè)將8421BCD碼轉(zhuǎn)換為余3碼的變換電路。解：

①分析題意，列真值表。該電路輸入為8421BCD碼，輸出為余3碼，因此它是一個(gè)四輸入、四輸出的碼制變換電路，其框圖如圖4-7(a)所示。根據(jù)兩種BCD碼的編碼關(guān)系，列出真值表，如表4-5所示。由于8421BCD碼不會(huì)出現(xiàn)1010~1111這六種狀態(tài)，因此把它視為無關(guān)項(xiàng)。②選擇器件，寫出輸出函數(shù)表達(dá)式。題目沒有具體指定用哪一種門電路，因此可以從門電路的數(shù)量、種類、速度等方面綜合折衷考慮，選擇最佳方案。該電路的化簡過程如圖4-7(b)所示，首先得出最簡與或式，然后進(jìn)行函數(shù)式變換。變換時(shí)一方面應(yīng)盡量利用公共項(xiàng)以減少門的數(shù)量，另一方面減少門的級數(shù)，以減少傳輸延遲時(shí)間，因而得到輸出函數(shù)式為圖4–7例4-4框圖及K圖③畫邏輯電路。該電路采用了三種門電路，速度較快，邏輯圖如圖4-8所示。表4–5例4-4真值表ABCDE3E2E1E0000000010010001101000101011001111000100110101011110011011110111100110100010101100111100010011010