高二物理競(jìng)賽課件集電極開(kāi)路門

集電極開(kāi)路門

集電極開(kāi)路門

集電極開(kāi)路門又稱OC(OpenCollector)門，其電路及符號(hào)如圖3-13所示。圖3-13OC門電路OC門的輸出端可以直接并接，如圖3-14所示。圖中只要有一個(gè)門的輸出為低電平，則F輸出為低，只有所有門的輸出為高電平，F(xiàn)輸出才為高，因此相當(dāng)在輸出端實(shí)現(xiàn)了線與的邏輯功能：

外接上拉電阻RL的選取應(yīng)保證輸出高電平時(shí)，不低于輸出高電平的最小值UOHmin；輸出低電平時(shí)，不高于輸出低電平的最大值UOLmax。圖3-15外接上拉電阻RL的選取

當(dāng)所有OC門都為截止?fàn)顟B(tài)(輸出高電平)時(shí)，流過(guò)RL的電流IRL如圖3-15(a)所示?？汕蟮?/p>

其中ILmax是導(dǎo)通OC門V5管允許的最大灌電流，IIS為負(fù)載門的輸入短路電流，m為負(fù)載門的個(gè)數(shù)。綜合以上兩種情況，RL的選取應(yīng)滿足：圖3-16OC門應(yīng)用舉例

利用OC門可以方便地構(gòu)成鋸齒波發(fā)生器，如圖3-16(a)所示；也可以驅(qū)動(dòng)發(fā)光二極管，如圖3-16(b)所示。但由于有上拉電阻RL存在，降低了系統(tǒng)的開(kāi)關(guān)速度，故OC門只適用于速度不高的場(chǎng)合。

2.三態(tài)門普通TTL門的輸出只有兩種狀態(tài)——邏輯0和邏輯1，這兩種狀態(tài)都是低阻輸出。三態(tài)邏輯(TSL)輸出門除了具有這兩個(gè)狀態(tài)外，還具有高阻輸出的第三狀態(tài)(或稱禁止?fàn)顟B(tài))，這時(shí)輸出端相當(dāng)于懸空。圖3-17(a)是一種三態(tài)與非門的電路圖，其符號(hào)如圖3-17(b)所示。從電路圖中看出，它由兩部分組成。上半部分是三輸入與非門，下半部為控制部分，是一個(gè)快速非門，控制輸入端為G，其輸出F′一方面接到與非門的一個(gè)輸入端，另一方面通過(guò)二極管VD1和與非門的V3管基極相連。圖3-17三態(tài)與非門電路、符號(hào)及真值表

當(dāng)G=0時(shí)，V7、V8管截止，F(xiàn)′輸出高電位，二極管VD１截止，它對(duì)與非門不起作用，這時(shí)三態(tài)門和普通與非門一樣，F(xiàn)=A·B。當(dāng)G=1時(shí)，V7、V8飽和，F(xiàn)′輸出低電位，這時(shí)因V1的一個(gè)輸入為低，使V2、V5截止，同時(shí)因F′=0，VD1導(dǎo)通，使Uc2被鉗制在1V左右，致使V4也截止。這樣V4、V5都截止，輸出端呈現(xiàn)高阻抗，相當(dāng)于懸空或斷路狀態(tài)。該電路的真值表如圖3-17(c)所示。三態(tài)門有兩種控制模式：一種是控制端G為低電平時(shí)，三態(tài)門工作，G為高電平時(shí)禁止，如圖3-18(a)所示；另一種是控制端G為高電平時(shí)三態(tài)門工作，G為低電平時(shí)禁止，如圖3-18(b)所示。圖3-18各種三態(tài)邏輯門的符號(hào)

三態(tài)門的主要用途是可以實(shí)現(xiàn)在同一個(gè)公用通道上輪流傳送n個(gè)不同的信息，如圖3-19(a)所示，這個(gè)公共通道通常稱為總線，各個(gè)三態(tài)門可以在控制信號(hào)的控制下與總線相連或脫離。掛接總線的三態(tài)門任何時(shí)刻只能有一個(gè)控制端有效，即一個(gè)門傳輸數(shù)據(jù)，因此特別適用于將不同的輸入數(shù)據(jù)分時(shí)傳送給總線的情況。也可以利用三態(tài)門實(shí)現(xiàn)雙向傳輸，如圖3-19(b)所示。當(dāng)G=0時(shí)，