第1章微電子概論概述

第1章

概述

上課：32學(xué)時(shí)實(shí)驗(yàn)：12學(xué)時(shí)學(xué)分：2.5

2013-2014第一學(xué)期課程代碼05086397QQ群：集成電路設(shè)計(jì)技術(shù)與工具集成電路設(shè)計(jì)集成電路設(shè)計(jì)基礎(chǔ)集成電路設(shè)計(jì)與九天EDA工具應(yīng)用《微電子概論》郝躍，電子工業(yè)出版社參考書(shū)1．（加）DanClein著，鄧紅輝王曉蕾耿羅鋒譯.CMOSICLayoutConcepts,MethodologiesandTools，CMOS集成電路版圖——概念、方法與工具，電子工業(yè)出版社，2006-01.2．模擬電路版圖的藝術(shù)The

Art

of

Analog

Layout

--Alan

Hastings3．CMOS

Circuit

Design,Layout,and

Simulation--R.Jacob

Baker,Harry

W.Li,David

E.Boyce4．Design

of

Analog

CMOS

Intergrate

Circuits

--Behzad

Razavi5．邊計(jì)年等編著.數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化（第2版）.清華大學(xué)出版社，2005-7-16．AnalysisandDesignofAnalogIntegratedCircuitsP.R.GrayDesignofAnalogCMOSIntergrateCircuits模擬CMOS集成電路設(shè)計(jì)BehzadRazavi7．CMOSAnalogCircuitDesignPhillipE.Allen3第一章概述1.1集成電路的發(fā)展1.2集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境1.3集成電路制造途徑1.4集成電路設(shè)計(jì)知識(shí)范圍認(rèn)識(shí)晶圓和集成電路裸片鍵合(連接到封裝的引腳)7封裝，成品8應(yīng)用微電子技術(shù)是當(dāng)代信息技術(shù)的一大基石。1947年美國(guó)貝爾實(shí)驗(yàn)室的WilliamB.Shockley（肖克利），WalterH.Brattain（波拉坦）和JohnBardeen（巴?。┌l(fā)明了晶體管，他們?yōu)榇双@得了1956年的諾貝爾物理學(xué)獎(jiǎng)。圖1.1是代表這一具有劃時(shí)代意義的點(diǎn)接觸式晶體管的照片。1.1集成電路（IC）的發(fā)展圖1.1最原始的點(diǎn)接觸式晶體管

WhyVLSI?1958年12月12日，在德州儀器公司（TI）從事研究工作的JackKilby（克爾比）發(fā)明了世界上第一塊集成電路IC（IntegratedCircuits），為此他在42年后獲得了2000年的諾貝爾物理學(xué)獎(jiǎng)。圖1.2給出JackKilby發(fā)明的世界上第一塊集成電路（IC）照片。以上兩項(xiàng)革命性的發(fā)明推進(jìn)人類社會(huì)進(jìn)入微電子時(shí)代和信息時(shí)代，表1.1列出1947年以來(lái)集成電路相關(guān)工藝技術(shù)、電路規(guī)模和產(chǎn)品的發(fā)展概況。圖1.2JackKilby發(fā)明的世界上第一塊集成電路表1.1集成電路相關(guān)工藝技術(shù)、

電路規(guī)模和產(chǎn)品的發(fā)展概況

13摩爾定律(Moore’sLaw)Moore'slaw:thenumberofcomponentsperICdoublesevery18months.Moore'slawholdtothisday.Moore’sLaw圖1.3集成電路規(guī)模按摩爾定律發(fā)展的趨勢(shì)圖1.4英特爾公司1971年推出的第一代微處理器4位的40004芯片

圖1.4為英特爾公司1971年推出的型號(hào)為4004的第一代4位微處理器的芯片照片。它含有2300只晶體管，芯片面積為13.5mm2，封裝在一個(gè)16針的雙列直插DIP塑料管殼內(nèi)。采用了10

m線寬的PMOS4004工藝，時(shí)鐘頻率為108kHz。Intel4004Micro-ProcessorIntelPentium(II)---1997圖1.5為英特爾公司1997年推出的型號(hào)為Pentium（奔騰）II的微處理器的芯片照片，它含有7500000只晶體管，芯片面積為209mm2，采用了0.35

m線寬一層多晶硅加四層金屬的CMOS工藝，時(shí)鐘頻率為233300MHz。

圖1.5英特爾公司1997年推出的Pentium（奔騰）II微處理器芯片

圖1.6為英特爾公司2000年推出的型號(hào)為Pentium（奔騰）4的微處理器的芯片照片，有42000000只晶體管，采用了0.18

m的CMOS工藝，時(shí)鐘頻率為1.5GHz。

圖1.6英特爾公司2000年推出的Pentium（奔騰）4微處理器芯片

反映集成電路發(fā)展速度的另一大類芯片存儲(chǔ)器:靜態(tài)隨機(jī)存儲(chǔ)器SRAM、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM、只讀存儲(chǔ)器ROM，電可擦除可編程只讀存儲(chǔ)器E2PROM、快閃存儲(chǔ)器FlashMemory等。它們的特點(diǎn)是電路規(guī)整，容量大，更依賴于工藝。表1.2列出了DRAM的發(fā)展情況。

[1]

SRAM主要用于制造Cache。速度快，集成度低，無(wú)需刷新[2]DRAM用于通常的數(shù)據(jù)存取。我們常說(shuō)內(nèi)存有多大，主要是指DRAM的容量。[3]目前主板上的BIOS大多使用FlashMemory制造，翻譯成中文就是“閃動(dòng)的存儲(chǔ)器”，通常把它稱作“快閃存儲(chǔ)器”，簡(jiǎn)稱“閃存”。這種存儲(chǔ)器可以直接通過(guò)調(diào)節(jié)主板上的電壓來(lái)對(duì)BIOS進(jìn)行升級(jí)操作。不加電的情況下數(shù)據(jù)也不會(huì)丟失。表1.2動(dòng)態(tài)存儲(chǔ)器容量、芯片面積、

工藝和價(jià)格發(fā)展惰況

當(dāng)前國(guó)際集成電路技術(shù)發(fā)展趨勢(shì)

表1.3列出了世紀(jì)之交時(shí)美國(guó)半導(dǎo)體協(xié)會(huì)給出的集成電路制造技術(shù)進(jìn)程路標(biāo)（Roadmap）表1-3集成電路制造技術(shù)進(jìn)程路標(biāo)

制造工藝的微米是指IC內(nèi)電路與電路之間的距離-線寬或溝道長(zhǎng)度

集成電路技術(shù)發(fā)展趨勢(shì)1.特征尺寸：微米

亞微米

深亞微米，目前的主流工藝是0.35、0.25和0.18

m，0.15和0.13

m已開(kāi)始走向規(guī)模化生產(chǎn)；90nm工藝正在推出。圖1.7自左到右給出的是寬度從4

m

70nm按比例畫(huà)出的線條。由此，我們對(duì)特征尺寸的按比例縮小有—個(gè)直觀的印象。

4

m2m1m0.5m0.25m0.13

m70nm

圖1.7特征尺寸從4

m-70nm的成比例減小的線條

圖1.8尺寸從2英寸

12英寸成比例增加的晶圓2晶圓的尺寸增加，當(dāng)前的主流晶圓的尺寸為8英寸，正在向12英寸晶圓邁進(jìn)。圖1.8自左到右給出的是從2英寸

12英寸按比例畫(huà)出的圓。由此，我們對(duì)晶圓尺寸的增加有一個(gè)直觀的印象。通過(guò)圖1.9中以人的臉面相對(duì)照，我們可以對(duì)一個(gè)12英寸晶圓的大小建立一個(gè)直觀的印象。圖1.9一個(gè)12英寸晶圓與人臉大小的對(duì)比

12英寸(300mm)0.09微米是目前量產(chǎn)最先進(jìn)的CMOS工藝線關(guān)心工藝線3

集成電路的規(guī)模不斷提高，CPU（P4）已超過(guò)4000萬(wàn)晶體管，DRAM已達(dá)Gb規(guī)模，SSI

SOC；。4

集成電路的速度不斷提高，采用0.13

mCMOS工藝實(shí)現(xiàn)的CPU主時(shí)鐘已超過(guò)2GHz，實(shí)現(xiàn)的超高速數(shù)字電路速率已超過(guò)10Gb/s，射頻電路的最高頻率已超過(guò)6GHz。5

集成電路復(fù)雜度不斷增加，系統(tǒng)芯片或稱芯片系統(tǒng)SoC（System-on-Chip）成為開(kāi)發(fā)目標(biāo)。6

模擬數(shù)字混合集成電路向設(shè)計(jì)工程師提出挑戰(zhàn)。7由于集成電路器件制造能力按每3年翻兩番，即每年58%的速度提升，而電路設(shè)計(jì)能力每年只以21%的速度提升，電路設(shè)計(jì)能力明顯落后于其器件制造能力，且其鴻溝（gap）呈現(xiàn)越來(lái)越變寬的趨勢(shì)。8集成電路產(chǎn)業(yè)連續(xù)幾十年的高速增長(zhǎng)和巨額利潤(rùn)導(dǎo)致世界范圍內(nèi)集成電路生產(chǎn)線的大量建設(shè)，目前已經(jīng)出現(xiàn)過(guò)剩局面。9工藝線建設(shè)投資費(fèi)用越來(lái)越高。目前一條8英寸0.35

m工藝線的投資約20億美元，但在幾年內(nèi)一條12英寸0.09

m工藝線的投資將超過(guò)100億美元。如此巨額投資已非單獨(dú)一個(gè)公司，甚至一個(gè)發(fā)展中國(guó)家所能單獨(dú)負(fù)擔(dān)的。

制造集成電路的掩膜很貴。根據(jù)SemaTech報(bào)告，“一套130nm邏輯器件工藝的掩膜大約需75萬(wàn)美元，一套90nm邏輯器件工藝的掩膜大約需165萬(wàn)美元，一套65nm邏輯器件工藝的掩膜大約需300萬(wàn)美元?！比欢刻籽谀さ膲勖邢?，一般只能生產(chǎn)1000個(gè)晶圓。工藝線投資的高成本和設(shè)計(jì)能力的普遍落后，導(dǎo)致多數(shù)工藝線走向代工（代客戶加工，F(xiàn)oundry）的經(jīng)營(yíng)道路。

電路設(shè)計(jì)、工藝制造、封裝的分立運(yùn)行為發(fā)展無(wú)生產(chǎn)線（Fabless）和無(wú)芯片（Chipless）集成電路設(shè)計(jì)提供了條件，為微電子領(lǐng)域發(fā)展提供了條件。

1.1集成電路的發(fā)展1.2集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境1.3集成電路制造途徑1.4集成電路設(shè)計(jì)知識(shí)范圍IDM與Fabless集成電路實(shí)現(xiàn)集成電路發(fā)展的前三十年中，設(shè)計(jì)、制造和封裝都是集中在半導(dǎo)體生產(chǎn)廠家內(nèi)進(jìn)行的，稱之為一體化制造（IDM，IntegratedDeviceManufacture）的集成電路實(shí)現(xiàn)模式。近十年以來(lái)，電路設(shè)計(jì)、工藝制造和封裝開(kāi)始分立運(yùn)行，這為發(fā)展無(wú)生產(chǎn)線（Fabless）集成電路設(shè)計(jì)提供了條件，為微電子領(lǐng)域發(fā)展知識(shí)經(jīng)濟(jì)提供了條件。FablessandFoundry:Definition

無(wú)生產(chǎn)線與代工:定義WhatisFabless? ICDesignbasedonfoundries,i.e. ICDesignunitwithoutanyprocessownedbyitself.WhatisFoundry? ICmanufactorypurelysupportingfablessICdesigners,i.e. ICmanufactorywithoutanyICdesignentityofitselfRelationofF&F(無(wú)生產(chǎn)線與代工的關(guān)系)LayoutChipDesignkitsInternetFoundryFabless設(shè)計(jì)單位代工單位首先，代工單位將經(jīng)過(guò)前期開(kāi)發(fā)確定的一套工藝設(shè)計(jì)文件PDK（ProcessDesignKits）通過(guò)因特網(wǎng)傳送（或光盤(pán)等媒質(zhì)郵寄）給設(shè)計(jì)單位，這是一次信息流過(guò)程。PDK文件包括工藝電路模擬用的器件的SPICE參數(shù)，版圖設(shè)計(jì)用的層次定義、設(shè)計(jì)規(guī)則、晶體管、電阻、電容等元件和通孔（via）、焊盤(pán)等基本結(jié)構(gòu)的版圖，與設(shè)計(jì)工具關(guān)聯(lián)的設(shè)計(jì)規(guī)則檢查DRC（DesignRulecheck）、參數(shù)提?。‥XTraction）和版圖電路圖對(duì)照LVS（Layout-vs-Schematic）用的文件。

ProcessDesignKits設(shè)計(jì)單位根據(jù)研究項(xiàng)目提出的技術(shù)指標(biāo)，在自己掌握的電路和系統(tǒng)知識(shí)基礎(chǔ)上，利用PDK提供的工藝數(shù)據(jù)和CAD/EDA工具，進(jìn)行電路設(shè)計(jì)、電路仿真（或稱之為“模擬”）和優(yōu)化、版圖設(shè)計(jì)、設(shè)計(jì)規(guī)則檢查DRC、參數(shù)提取和版圖電路圖對(duì)照LVS，最終生成通常以—種稱之為GDS-II格式的版圖文件，目前基本上都是通過(guò)因特網(wǎng)傳送給代工單位。這也是一次信息流過(guò)程。

設(shè)計(jì)代工單位根據(jù)設(shè)計(jì)單位提供的GDS-II格式的版圖數(shù)據(jù)，首先制作掩膜（Mask），將版圖數(shù)據(jù)定義的圖形固化到鉻板等材料的一套掩膜上。一張掩膜一方面對(duì)應(yīng)于版圖設(shè)計(jì)中一層的圖形，另一方面對(duì)應(yīng)于芯片制作中的一道或多道工藝。正是在一張張掩膜的參與下，工藝工程師完成芯片的流水式加工，將版圖數(shù)據(jù)定義的圖形最終有序地固化到芯片上。這一過(guò)程通常簡(jiǎn)稱為“流片”。根據(jù)掩膜的數(shù)目和工藝的自動(dòng)化程度，一次流片的周期約為2個(gè)月。代工單位完成芯片加工后，根據(jù)路程遠(yuǎn)近，利用飛機(jī)等不同的快速運(yùn)輸工具寄送給設(shè)計(jì)單位。

制造設(shè)計(jì)單位對(duì)芯片進(jìn)行參數(shù)測(cè)試和性能評(píng)估，符合技術(shù)要求時(shí)，進(jìn)入系統(tǒng)應(yīng)用。從而完成一次集成電路設(shè)計(jì)、制造和測(cè)試與應(yīng)用的全過(guò)程。否則就需進(jìn)行改進(jìn)和優(yōu)化，才能進(jìn)入下一次循環(huán)。測(cè)試1.1集成電路的發(fā)展1.2集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境1.3集成電路制造途徑1.4集成電路設(shè)計(jì)知識(shí)范圍表1.4

國(guó)內(nèi)可用Foundry(代客戶加工)廠家國(guó)內(nèi)在建、籌建Foundry(代客戶加工)廠家上海:“中芯”，8”,0.25

m,2001.10“宏力”，8”,0.25

m,2002.10“華虹-II”，8”,0.25m,籌建臺(tái)積電(TSMC),已宣布在松江建廠北京:首鋼NEC,8”,0.25m,籌建天津:Motolora,8”,0.25m,動(dòng)工蘇州:聯(lián)華(UMC),已宣布在蘇州建廠表1-5

境外主要代工廠家所在的地區(qū)和其主導(dǎo)（特有）工藝

芯片工程與多項(xiàng)目晶圓計(jì)劃

ManyICsfordifferentprojectsarelaidononemacro-ICandfabricatedonwafersThecostsofmasksandfabricationisdividedbyallusers.Thus,thecostpaidbyasingleprojectislowenoughespeciallyforR&D（研發(fā)）TheriskoftheIC’sR&Dbecomeslow SingleIC Macro-IC MPW (layout) (layout/masks) (wafer

macro-chip

singlechip)多項(xiàng)目晶圓技術(shù)表1-6擬開(kāi)辟的代工渠道和工藝國(guó)內(nèi)同行通過(guò)與MOSIS建立合作關(guān)系，到2003年通過(guò)MOSIS完成了10多批近百種芯片的研制。（MetalOxideSemiconductorImplementationService）以多項(xiàng)目晶圓形式完成了0.35微米CMOS、0.25微米CMOS、0.18微米CMOS和砷化鎵等工藝的多批次共100多種集成電路的設(shè)計(jì)、制造和測(cè)試。集成電路設(shè)計(jì)技術(shù)的內(nèi)容國(guó)內(nèi)外可用生產(chǎn)線資源（工藝,價(jià)格,服務(wù)）的研究和開(kāi)發(fā)可用生產(chǎn)線工藝文件（Tech-files）的建立元件庫(kù)（Cell-libraries）的開(kāi)發(fā)；具有知識(shí)產(chǎn)權(quán)的單元電路、系統(tǒng)內(nèi)核（IP-cores）功能模塊的開(kāi)發(fā)和利用；系統(tǒng)芯片（SoC）設(shè)計(jì)；多項(xiàng)目晶圓的開(kāi)發(fā)與工藝實(shí)現(xiàn)；芯片測(cè)試系統(tǒng)和方法的研究。MeasurementSystemofUltra-High-SpeedICsDCSupplierR&S10MHz-40GHzSignalSourceAgilent83484AAgilent86100A

Cost:US$400000ProbeStation1.1集成電路的發(fā)展1.2集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境1.3集成電路制造途徑1.4集成電路設(shè)計(jì)知識(shí)范圍1)系統(tǒng)知識(shí)計(jì)算機(jī)/通信/信息/控制學(xué)科2)電路知識(shí)更多的知識(shí)、技術(shù)和經(jīng)驗(yàn)3)工具知識(shí)任務(wù)和內(nèi)容相應(yīng)的軟件工具4)

工藝知識(shí)元器件的特性和模型/工藝原理和過(guò)程系統(tǒng)知識(shí)。對(duì)于計(jì)算機(jī)學(xué)科：計(jì)算機(jī)軟硬件系統(tǒng)；通信學(xué)科：有程控電話系統(tǒng)、無(wú)線通信系統(tǒng)、光纖通信系統(tǒng)等；信息學(xué)科：有各種信息處理系統(tǒng)；控制學(xué)科：有各種控制系統(tǒng)。

SOC時(shí)代，系統(tǒng)工程師必須親自參與SOC級(jí)別集成電路的設(shè)計(jì)。另一方面，以往的器件和電路工程師在SOC時(shí)代必須熟悉系統(tǒng)，以實(shí)現(xiàn)SOC的設(shè)計(jì)。這就是說(shuō)，所有的集成電路設(shè)計(jì)工程師都必須掌握一定的系統(tǒng)知識(shí)。這些知識(shí)包括軟件和硬件兩個(gè)方面。對(duì)于從事前端設(shè)計(jì)的工程師來(lái)講，則必須對(duì)系統(tǒng)的理解達(dá)到精通的程度。

電路知識(shí)。既然是集成電路設(shè)計(jì)，電路知識(shí)就是核心知識(shí)。集成電路設(shè)計(jì)工程師，特別是在邏輯門(mén)級(jí)、晶體管級(jí)和版圖級(jí)從事設(shè)計(jì)的工程師，必須對(duì)各類功能電路和基本單元電路的原理和設(shè)計(jì)技術(shù)達(dá)到融會(huì)貫通的程度。集成電路設(shè)計(jì)相對(duì)于數(shù)字電路、模擬電路和模數(shù)混合電路設(shè)計(jì)需要更多的知識(shí)、技術(shù)和經(jīng)驗(yàn)。射頻電路RFIC、微波單片集成電路MMIC、毫米波單片集成電路M3IC，Gb/s速度級(jí)超高速集成電路的設(shè)計(jì)，更需要特殊的知識(shí)、技術(shù)和經(jīng)驗(yàn)。

工具知識(shí)。從VLSI到SOC，芯片上晶體管的數(shù)目達(dá)到了數(shù)千萬(wàn)量級(jí)，它們形成的網(wǎng)絡(luò)方程的階數(shù)可能達(dá)到同樣量級(jí)。我們知道，小于10階的線性方程也許還可用手工求解，10階以上就很難想象用手工計(jì)算了。何況晶體管本身是非線性器件，由它們組成的網(wǎng)絡(luò)方程是高度復(fù)雜的非線性方程。另外，系統(tǒng)級(jí)芯片不僅包含硬件部分，還包括軟件部分。這樣的芯片絕非用手工可以分析和設(shè)計(jì)的。事實(shí)上，從小規(guī)模集成電路開(kāi)始，人們就引入了計(jì)算機(jī)輔助設(shè)計(jì)（CAD，Computer-aided-design）技術(shù)，開(kāi)發(fā)了一系列CAD軟件工具。SPICE程序就是著名的集成電路分析程序，經(jīng)過(guò)30余年的發(fā)展，如今已成為集成電路設(shè)計(jì)的工業(yè)標(biāo)準(zhǔn)。隨著設(shè)計(jì)自動(dòng)化程度的提高，出現(xiàn)了如Candence、Synopsis和MentorGraphics等開(kāi)發(fā)電子設(shè)計(jì)自動(dòng)化（EDA）的專業(yè)公司?，F(xiàn)在，從功能驗(yàn)證，邏輯分析和綜合，電路分析到版圖設(shè)計(jì)都有多家公司提供的多種類型軟件工具的支持。集成電路設(shè)計(jì)工程師必須根據(jù)所從事的設(shè)計(jì)任務(wù)和內(nèi)容掌握相應(yīng)的軟件工具。譬如，在邏輯電路級(jí)從事設(shè)計(jì)的工程師就需要掌握VHDL或Verilog等硬件描述語(yǔ)言和相應(yīng)的分析和綜合工具。在晶體管級(jí)從事電路設(shè)計(jì)的工程師就需要掌握SPICE或類似的電路分析工具。設(shè)計(jì)版圖時(shí)則需要版圖設(shè)計(jì)工具。工藝知識(shí)。集成電路的設(shè)計(jì)，特別是涉及后端（back-end）即物理層（physicallayer）的設(shè)計(jì)與工藝制造息息相關(guān)。無(wú)生產(chǎn)線加代工模式的IC設(shè)計(jì)工程師雖然不需要直接參與集成電路的工藝流程，掌握工藝的每一個(gè)細(xì)節(jié)，但掌握IC設(shè)計(jì)所用元器件的特性和物理數(shù)學(xué)模型，了解制造工藝的基本原理和過(guò)程，對(duì)于IC的成功設(shè)計(jì)是大有幫助的。事實(shí)上，集成電路電路設(shè)計(jì)工程師最好是熟悉集成電路制造過(guò)程中從芯片外延和掩膜制作，一步步光刻、材料淀積和刻蝕、雜質(zhì)擴(kuò)散或注入，一直到滑片封裝的全過(guò)程，關(guān)心每一步工藝對(duì)元器件和電路性能的影響。這樣才能讀懂代工工藝廠家提供的設(shè)計(jì)文件（DesignKits），全面地利用、甚至充分地挖掘出工藝的潛力，在現(xiàn)有工藝的基礎(chǔ)上，成功地創(chuàng)造出功能最強(qiáng)和性能最佳的集成電路。

由于集成電路技術(shù)發(fā)展迅猛，新技術(shù)層出不窮、一般教科書(shū)在最新技術(shù)方面通常都有2—3年的滯后期。為了了解技術(shù)發(fā)展的最新動(dòng)向和成果，目前最簡(jiǎn)捷的途徑是利用Internet。但是，真正學(xué)習(xí)和掌握技術(shù)基本內(nèi)容的途徑是查閱專業(yè)期刊和學(xué)術(shù)會(huì)議論文集中的論文，更直接的途徑是參加學(xué)術(shù)會(huì)議與同行進(jìn)行面對(duì)面的交流。

相關(guān)的期刊和學(xué)術(shù)會(huì)議國(guó)內(nèi)與集成電路設(shè)計(jì)相關(guān)的期刊有：(1)

電子學(xué)報(bào)(2)

ChineseJournalofElectronics(3)

電路與系統(tǒng)學(xué)報(bào)(4)

半導(dǎo)體學(xué)報(bào)(5)

ChineseJournalofSemiconductors(6)

半導(dǎo)體光電(7)

中國(guó)集成電路(8)微電子技術(shù)，等等與集成電路設(shè)計(jì)相關(guān)的國(guó)際期刊包括：