《電子技術(shù)及應(yīng)用 第2版》 第八章思考與練習(xí)答案

PAGE13PAGE第八章思考與練習(xí)答案1、某同步觸發(fā)器的輸入端、和的波形如圖8-1所示，設(shè)觸發(fā)器的初始狀態(tài)為1，試畫出可控觸發(fā)器輸出端的波形圖。圖8-1分析1題圖解：某同步觸發(fā)器的輸入端、和的波形的對(duì)應(yīng)關(guān)系如圖8-2所示。邏輯狀態(tài)表如表8-1所示。圖8-2題1波形分析表8-1同步觸發(fā)器的邏輯狀態(tài)表功能0╳╳001保持110100001保持0011001001復(fù)位0110110010置位1011011001不定（禁用）11110的初始狀態(tài)為“1”，第一個(gè)CP脈沖的高電平使，，同步觸發(fā)器處于置位狀態(tài)，，CP脈沖低電平使同步觸發(fā)器處于保持狀態(tài)；第二個(gè)CP脈沖的高電平期間，先出現(xiàn)的是，，同步觸發(fā)器處于保持狀態(tài)，；CP脈沖低電平使同步觸發(fā)器處于保持狀態(tài)；第三個(gè)CP脈沖的高電平期間，先出現(xiàn)的是，，同步觸發(fā)器處于復(fù)位狀態(tài)，；CP脈沖低電平使同步觸發(fā)器處于保持狀態(tài)；第四個(gè)CP脈沖的高電平期間，，，即：。由此可得出的波形如圖8-2所示。2、某觸發(fā)器電路如圖8-3（a）所示，其輸入端、、和的波形如圖8-3（b）所示，試畫出觸發(fā)器輸出端的波形圖。圖8-3題2圖解：由圖8-3（a）可得：；是清零端，低電平有效；脈沖下降沿有效、、和的波形對(duì)應(yīng)關(guān)系如圖8-3（b）所示。（1）電路首先在的作用下進(jìn)行清零，使；（2）在第一個(gè)的下降沿時(shí)，，,；在第二個(gè)的下降沿時(shí)，，，；在的作用下進(jìn)行清零，使；在第三個(gè)的下降沿時(shí)，，所以電路繼續(xù)保持在清零狀態(tài)；在第四個(gè)的下降沿時(shí)，，,；在第五個(gè)的下降沿時(shí)，，,；在第六個(gè)的下降沿時(shí)，，，；由此可得到電路輸出的波形如圖8-4所示。圖8-4題2波形分析3、某觸發(fā)器電路如圖8-5（a）所示，其輸入端、和的波形如圖8-5（b）所示，試畫出觸發(fā)器輸出端和輸出量的波形圖。圖8-5題3圖解：由圖8-5（a）可得：；脈沖上升沿有效，輸入端、、、觸發(fā)器輸出端和輸出量的波形對(duì)應(yīng)關(guān)系如圖8-6所示。圖8-6題3波性分析4、已知時(shí)鐘脈沖的波形如圖8-7所示，設(shè)它們初始狀態(tài)均為“1”。要求：（1）試分別畫出圖中各觸發(fā)器輸出端的波形；（2）指出哪些觸發(fā)器電路具有計(jì)數(shù)功能。圖8-7題4圖解：由圖8-7可得各圖的輸入與輸出之間的關(guān)系為：（a）；（b）；（c）；（d）；脈沖上升沿有效，輸出波形如圖8-8所示。圖8-8輸出、、、波形（e）；（f）；（g）；（h）；脈沖下降沿有效，輸出波形如圖8-9所示。圖8-9輸出、、、波形5、由觸發(fā)器和觸發(fā)器構(gòu)成的時(shí)序電路如圖8-10（a）所示，已知兩個(gè)觸發(fā)器的初始狀態(tài)均為“11”時(shí)鐘脈沖的波形如圖8-10（b）所示，試畫出觸發(fā)器和觸發(fā)器輸出端和的波形圖。圖8-10題5圖解：由圖8-10所示可知：，，，則：，脈沖下降沿有效；，則：；脈沖上升沿有效；由此可得輸出波形如圖8-11所示。圖8-11題5波形分析6、由觸發(fā)器構(gòu)成的時(shí)序邏輯電路如圖8-12所示，已知時(shí)鐘脈沖和輸入變量的波形，試畫出各觸發(fā)器輸出端的波形。設(shè)各觸發(fā)器的初始狀態(tài)為“101”。圖8-12題6圖解：由圖8-12所示可知,電路是同步電路，電路共用一個(gè)鐘脈沖，下降沿有效；可得：，，則：；，，則：；，，則：；由此可得波形如圖8-13所示。圖8-13題6波形分析7、如圖8-14所示為某一計(jì)數(shù)器電路。設(shè)各觸發(fā)器的初始狀態(tài)為“001”。要求：（1）判斷此電路是同步計(jì)數(shù)器還是異步計(jì)數(shù)器；（2）寫出各觸發(fā)器輸入端的邏輯關(guān)系式；（3）寫出該計(jì)數(shù)器輸出端的狀態(tài)表。圖8-14題7圖解：（1）根據(jù)圖8-14可知，電路是異步時(shí)序邏輯電路，CP脈沖是FF0的時(shí)鐘脈沖；是FF1和FF2的時(shí)鐘脈沖；（2）寫出各個(gè)觸發(fā)器的的驅(qū)動(dòng)方程：；；（3）確定觸發(fā)器的狀態(tài)方程，因?yàn)椋?，所以可得狀態(tài)方程為：（4）列出時(shí)序邏輯電路的邏輯狀態(tài)表，如表8-2所示。表8-2題7時(shí)序電路邏輯狀態(tài)表順序100101020100113011100410010151010006000001001（5）自啟動(dòng)功能分析由表8-2可知，電路輸出端沒(méi)有出現(xiàn)“110”、“111”三個(gè)狀態(tài)。假設(shè)電路的初始狀態(tài)為“110”，在脈沖作用下，在第二個(gè)脈沖作用下，由此可知，電路在脈沖作用下能從無(wú)效狀態(tài)自動(dòng)進(jìn)入有效循環(huán)，說(shuō)明該電路具有自啟動(dòng)功能。8、分別采用歸零法和置位法，用74LS290實(shí)現(xiàn)一個(gè)三十二進(jìn)制計(jì)數(shù)器。解：（1）歸零法1）確定芯片個(gè)數(shù)：構(gòu)成三十二進(jìn)制計(jì)數(shù)器，需要用兩片74LS290異步二-五-十進(jìn)制計(jì)數(shù)器芯片級(jí)聯(lián)才能實(shí)。其中，74LS290（1）為“個(gè)位”計(jì)數(shù)器，74LS290（2）為“十位”計(jì)數(shù)器。2）計(jì)數(shù)脈沖的確定：兩片芯片均采用十進(jìn)制計(jì)數(shù)模式，故每個(gè)芯片的均與本芯片的相連，送入時(shí)鐘脈沖。其中，三十二進(jìn)制計(jì)數(shù)電路的總時(shí)鐘脈沖送入74LS290（1）的端；74LS290（2）的端與74LS290（1）的端相連，每當(dāng)74LS290（1）從“1001”狀態(tài)變化到“0000”狀態(tài)時(shí)，從“1”變成“0”，即74LS290（2）的端有一個(gè)下降沿，“十位”計(jì)數(shù)器加“1”。3）確定歸零狀態(tài)：采用歸零法，要求實(shí)現(xiàn)三十二進(jìn)制計(jì)數(shù)，所以選擇“32”對(duì)應(yīng)的8421BCD碼作為歸零狀態(tài)，即：“00110010”。74LS290集成計(jì)數(shù)器的清零端和需要“1”信號(hào)，電路強(qiáng)制清零，所以歸零信號(hào)為74LS290（1）的與74LS290（2）的的與門信號(hào)同時(shí)接入兩個(gè)芯片的,邏輯電路圖如圖8-15所示。圖8-15由74LS290集成計(jì)數(shù)器構(gòu)成三十二進(jìn)制計(jì)數(shù)電路（歸零法）（2）置位法采用置位法實(shí)現(xiàn)三十二進(jìn)制計(jì)數(shù)功能要需要用兩片74LS290異步二-五-十進(jìn)制計(jì)數(shù)器芯片級(jí)聯(lián)才能實(shí)。兩片芯片的級(jí)聯(lián)方法一樣；和均接地；置位信號(hào)選擇“31”對(duì)應(yīng)的8421BCD碼作為歸零狀態(tài)，即：“00110001”，即：74LS290（2）的與74LS290（1）的的“與門”信號(hào)同時(shí)接入兩個(gè)芯片的，如圖8-16所示。圖8-16由74LS290集成計(jì)數(shù)器構(gòu)成三十二進(jìn)制計(jì)數(shù)電路（置位法）9、分別采用歸零法和置位法，用74LS161實(shí)現(xiàn)一個(gè)三十二進(jìn)制計(jì)數(shù)器。解：（1）清零法將兩片74LS161級(jí)聯(lián)，個(gè)位74LS161（1）進(jìn)位端連到十位74LS161（2）的EP和ET上，兩片芯片的時(shí)鐘脈沖輸入端連在一起。接“1”，復(fù)位信號(hào)取自74LS161（2）的，如圖8-17所示。圖8-17由74LS