微電子完整版本

總復習第一章

（掌握）集成電路：IntegratedCircuit，IC

通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容等無源器件，按照一定的電路互連，“集成”在一塊半導體單晶片（如硅或砷化鎵）上，封裝在一個外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能。

微電子學：Microelectronics微電子學——微型電子學核心——集成電路集成電路設(shè)計與制造的主要流程框架（知道）設(shè)計芯片檢測單晶、外延材料掩膜版芯片制造過程封裝測試系統(tǒng)需求按集成電路規(guī)模分類（知道）集成度：每塊集成電路芯片中包含的元器件數(shù)目小規(guī)模集成電路(SmallScaleIC，SSI)中規(guī)模集成電路(MediumScaleIC，MSI)大規(guī)模集成電路(LargeScaleIC，LSI)超大規(guī)模集成電路(VeryLargeScaleIC，VLSI)特大規(guī)模集成電路(UltraLargeScaleIC，ULSI)巨大規(guī)模集成電路(GiganticScaleIC，GSI）第二章電子：Electron，帶負電的導電載流子，是價電子脫離原子束縛后形成的自由電子?？昭ǎ篐ole，帶正電的導電載流子，是價電子脫離原子束縛后形成的電子空位。半導體的摻雜（掌握）半導體就是靠電子和空穴的移動導電的，在半導體中，電子和空穴統(tǒng)稱載流子（carrier）。根據(jù)雜質(zhì)的種類不同，半導體可分為n型半導體和p型半導體。施主：Donor，摻入半導體的雜質(zhì)原子向半導體中提供導電的電子，并成為帶正電的離子。如Si中摻的P和As。依靠施主提供的電子導電的半導體稱為n型半導體。施主雜質(zhì)：Ⅴ族雜質(zhì)原子可以向半導體提供一個自由電子而本身成為帶正電的離子，這樣的雜質(zhì)稱為施主雜質(zhì)。在半導體中摻入雜質(zhì)可以控制半導體的導電性。（本頁內(nèi)容需掌握）受主：Acceptor，摻入半導體的雜質(zhì)原子向半導體中提供導電的空穴，并成為帶負電的離子。如Si中摻的B。依靠受主提供的空穴導電的半導體稱為p型半導體。受主雜質(zhì)：Ⅲ族雜質(zhì)原子可以向半導體提供一個空穴而本身接受一個電子成為帶負電的離子，這樣的雜質(zhì)稱為受主雜質(zhì)。

當施主數(shù)量大于受主時，半導體是n型的；反之，半導體是p型的。在半導體中摻入雜質(zhì)可以控制半導體的導電性。（本頁內(nèi)容需掌握）（知道）電導率（conductivity）電阻率（resistivity）半導體的電導率（電阻率）與載流子濃度(concentration)（摻雜濃度）和遷移率(mobility)有關(guān)。

遷移率是指載流子（電子和空穴）在單位電場作用下的平均漂移速度，它是反映半導體導電能力的重要參數(shù)。同一種半導體材料中，一般是電子的遷移率高于空穴。

載流子在電場中并不是不受阻力的，不斷加速的。事實上，要與晶格、雜質(zhì)、缺陷等發(fā)生碰撞，這種碰撞現(xiàn)象稱為散射。散射主要包括兩種：晶格散射和電離雜質(zhì)散射。散射（scattering）（理解）費米能級反映了電子的填充水平。以下的能級基本被電子填滿。（理解）（知道）

由于受外界因素如光、電的作用，半導體中載流子的分布偏離了平衡態(tài)分布，稱這些偏離平衡分布的載流子稱為過剩載流子。當外界因素撤除后，過剩載流子逐漸消失，稱為過剩載流子的復合。半導體中載流子的運動形式外電場的作用（電場力）：漂移(drift)運動載流子濃度差（熱運動）：擴散(diffusion)運動電子和空穴的產(chǎn)生與復合（掌握）pn結(jié)的基本結(jié)構(gòu)若在同一半導體內(nèi)部，一邊是p型，一邊是n型，則會在p型區(qū)和n型區(qū)的交界面附近形成pn

結(jié)。這種結(jié)構(gòu)具有特殊的性質(zhì)：單向?qū)щ娦?。Metallurgical：冶金學的2.pn結(jié)的單向?qū)щ娦?1)加正向電壓（正偏）(forwardbias)——電源正極接p區(qū)，負極接n區(qū)

外電場的方向與內(nèi)電場方向相反。

外電場削弱內(nèi)電場→耗盡層變窄→擴散運動＞漂移運動→多子擴散形成正向電流IF正向電流

pn結(jié)正向注入效應(yīng)(2)加反向電壓(反偏)(backwardbias)——電源正極接n區(qū)，負極接p區(qū)

外電場的方向與內(nèi)電場方向相同。

外電場加強內(nèi)電場→耗盡層變寬→漂移運動＞擴散運動→少子漂移形成反向電流IRPNpn結(jié)反向抽取作用

（掌握）pn結(jié)單向?qū)щ娦缘慕忉專?/p>

pn結(jié)加正向電壓時，具有較大的正向擴散電流，呈現(xiàn)低電阻，pn結(jié)導通；

pn結(jié)加反向電壓時，具有很小的反向漂移電流，呈現(xiàn)高電阻，pn結(jié)截止。

3.pn結(jié)的伏安特性曲線正偏IF（多子擴散）IR（少子漂移）反偏反向飽和電流反向擊穿電壓反向擊穿(breakdown)（掌握）若pn結(jié)的反向偏壓不斷增大，直至達到某一電壓VB時，反向電流會突然急劇增加，這種現(xiàn)象稱為pn結(jié)擊穿。兩種導致pn結(jié)擊穿的機理是雪崩擊穿，和隧道擊穿（或齊納擊穿）。（理解）雙極晶體管（BipolarJunctionTransistor,簡稱BJT）又稱三極管，由兩個相距很近的背對背的PN結(jié)組成。

雙極：工作時，多子和少子都參與運行。

三極：三個電極，發(fā)射極、基極、收集極（集電極）什么是雙極晶體管？1.雙極晶體管的基本結(jié)構(gòu)（掌握）由兩個相距很近的pn結(jié)組成：分為：npn和pnp兩種形式基區(qū)寬度遠遠小于少子擴散長度發(fā)射區(qū)收集區(qū)基區(qū)發(fā)射結(jié)收集結(jié)發(fā)射極(emitter)收集極(collector)基極(base)雙極晶體管的兩種形式：npn和pnp

工作的基本條件：EB結(jié)正偏(forwardbias)；CB結(jié)反偏(backwardbias)。VCC>VBB>VEEBJT的放大作用可表現(xiàn)為：用較小的基極電流控制較大的收集極電流，或?qū)⑤^小的電壓按比例放大為較大的電壓。（本頁內(nèi)容需掌握）晶體管中兩個結(jié)的相互作用是通過載流子輸運體現(xiàn)出來的，由于基區(qū)寬度遠小于基區(qū)中少子的擴散長度，因此發(fā)射結(jié)注入基區(qū)的非平衡少子能夠靠擴散通過基區(qū)，并被收集結(jié)電場拉向收集區(qū)，流出收集極，使得反向偏置收集結(jié)流過反向大電流。非平衡少子的擴散運動是晶體三級管的工作基礎(chǔ)。2晶體管的電流傳輸2.1載流子輸運過程（理解）EB結(jié)加正偏，擴散運動形成IE。自由電子與穴復合形成IB。CB結(jié)加反偏,漂移運動形成IC。npn晶體管的載流子輸運3.共發(fā)射極晶體管的直流特性（掌握）三個區(qū)域：飽和區(qū)放大區(qū)截止區(qū)共發(fā)射極直流輸出特性放大區(qū)：發(fā)射結(jié)正偏，收集結(jié)反偏。飽和區(qū)：發(fā)射結(jié)正偏，收集結(jié)正偏。截止區(qū)：發(fā)射結(jié)反偏，收集結(jié)反偏。場效應(yīng)管FET(field-effect-transistor)（掌握）電壓控制器件“單極”晶體管：導電過程涉及一種載流子絕緣柵型場效應(yīng)晶體管（InsulatedGateFET，IGFET）

又稱：金屬一絕緣體一半導體場效應(yīng)晶體管（MetalInsulatorSemiconductorFET，MISFET）又稱：金屬一氧化物一半導體場效應(yīng)晶體管（MetalOxideSemiconductorFET，MOSFET）

簡稱MOS型場效應(yīng)管。n溝道MOSFET

(Mental-Oxide-SemiconductorFET)一、MOS場效應(yīng)管基本結(jié)構(gòu)（掌握）p型襯底(摻雜濃度低)n+n+用擴散的方法制作兩個N區(qū)在硅片表面生一層薄SiO2絕緣層SD用金屬鋁引出源極S和漏極DG在絕緣層上噴金屬鋁引出柵極GB耗盡層S—源極SourceG—柵極Gate

D—漏極DrainSGDBMOSFET是一個四端器件。對于n溝MOSFET，當漏源之間加偏壓后，電位低的一端稱為源，電位較高的一端稱為漏，電流由漏端流向源端。二、工作原理形成反型層的條件（以n溝道MOSFET為例）（掌握）E表面電勢VSVS=VF弱反型VS=2VF強反型閾值電壓VTVS=VF，弱反型；VG=VT，即VS=2VF，強反型，真正形成導電反型層。非飽和區(qū)飽和區(qū)截止區(qū)亞閥區(qū)n溝道耗盡型場效應(yīng)管的特性曲線（掌握）第三章集成度速度、功耗特征尺寸可靠性功耗延遲積集成電路的性能指標（知道）：集成電路中半導體器件的最小尺寸。芯片：是指沒有封裝的單個集成電路。硅片：是指包含成千上百個芯片的大圓硅片。會分析課本圖3.6、3.7、3.16、3.17、3.22、3.23、3.25、3.26BiMOS集成電路（理解）:雙極型集成電路中等速度、驅(qū)動能力強、模擬精度高、功耗比較大。CMOS集成電路低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度（無閾值損失），具有高速度、高密度潛力；可與TTL電路兼容。電流驅(qū)動能力低。BiMOS技術(shù)便是把雙極器件和CMOS器件同時集成在同一芯片上，取長補短，集中了雙極晶體管和CMOS器件的優(yōu)點。在BiMOS技術(shù)中，利用CMOS器件制作高集成度、低功耗的部分，而利用雙極器件制作輸入和輸出部分或者高速部分。第四章集成電路工藝前工序（掌握）集成電路中三大工藝技術(shù)：圖形轉(zhuǎn)換：光刻與刻蝕摻雜：擴散與離子注入、退火制膜：氧化、CVD、PVD集成電路工藝后工序（知道）劃片封裝測試老化篩選三、光刻與刻蝕工藝（理解）光刻三要素：光刻膠、掩膜版和光刻機幾種常見的光刻方法接觸式光刻接近式曝光投影式曝光圖形轉(zhuǎn)換：刻蝕技術(shù)（理解）濕法刻蝕：利用液態(tài)化學試劑或溶液通過化學反應(yīng)進行刻蝕的方法。干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團等)與材料發(fā)生化學反應(yīng)或通過轟擊等物理作用而達到刻蝕的目的。摻雜：將需要的雜質(zhì)摻入特定的半導體區(qū)域中，以達到改變半導體電學性質(zhì)，形成pn結(jié)、電阻、歐姆接觸。磷(P)、砷(As)——n型硅硼(B)——p型硅摻雜工藝：擴散、離子注入四、摻雜——擴散與離子注入（本頁內(nèi)容需理解）擴散是在較高的溫度下，雜質(zhì)原子能夠克服阻力進入半導體，并在其中緩慢運動。擴散總是使雜質(zhì)從濃度高的地方向濃度低的地方運動。替位式擴散：雜質(zhì)離子占據(jù)硅原子的位置：Ⅲ、Ⅴ族元素間隙式擴散：雜質(zhì)離子位于晶格間隙(應(yīng)避免)

：Na、K、Fe、Cu、Au等元素擴散（掌握）離子注入（掌握）離子注入：將具有很高能量的雜質(zhì)離子射入半導體襯底中的摻雜技術(shù)。摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定。退火（anneal）（掌握）退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火。激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用。消除損傷五、氧化（理解）

氧化：制備SiO2層氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分擴散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質(zhì)材料作為電容器的絕緣介質(zhì)材料作為多層金屬互連層之間的介質(zhì)材料作為對器件和電路進行鈍化的鈍化層材料常壓化學氣相淀積(APCVDAtmospherePressureCVD)低壓化學氣相淀積(LPCVDLowPressureCVD)等離子增強化學氣相淀積(PECVDPlasmaEnhancedCVD)化學氣相淀積方法在單晶襯底上生長單晶層的工藝叫做外延。新淀積的這層稱為外延層。常用的外延技術(shù)包括：氣相外延液相外延分子束外延

外延（掌握）Al:目前集成電路工藝中最常用的金屬互連材料電遷移嚴重、電阻率偏高、淺結(jié)穿透等Cu:電阻率低，抗遷移性能強間隙雜質(zhì)，擴散速度快（解決辦法：“二次鑲嵌”）七、接觸與互聯(lián)物理氣相淀積（PVD）

淀積金屬膜最常用的方法（理解）蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種。濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上。第五章什么是集成電路設(shè)計？

根據(jù)電路功能和性能的要求，在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計成本，縮短設(shè)計周期，以保證全局優(yōu)化，設(shè)計出滿足要求的集成電路。（理解）設(shè)計特點和設(shè)計信息描述從層次和域表示分層分級設(shè)計思想

（掌握）域：行為域：集成電路的功能結(jié)構(gòu)域：集成電路的邏輯和電路組成物理域：集成電路掩膜版的幾何特性和物理特性的具體實現(xiàn)層次：系統(tǒng)級、算法級、寄存器傳輸級(也稱RTL級，RegisterTransferLevel)、邏輯級與電路級集成電路的設(shè)計流程IC設(shè)計典型的是采用Top-down的設(shè)計方法，主要包括三個主要的階段（掌握）：功能設(shè)計；邏輯和電路設(shè)計；版圖設(shè)計；一、系統(tǒng)功能設(shè)計：

功能設(shè)計是最高層級的設(shè)計。二、邏輯和電路設(shè)計：概念：確定滿足一定邏輯或電路功能的、由邏輯或電路單元組成的邏輯或電路結(jié)構(gòu)。輸入：RTL描述輸出：邏輯電路圖、網(wǎng)表等。（理解）三、版圖設(shè)計：概念：根據(jù)邏輯與電路功能和性能要求以及工藝水平要求來設(shè)計光刻用的掩膜版圖；集成電路設(shè)計的最終輸出是掩膜版圖，通過制版和工藝流片可以得到所需的集成電路。

設(shè)計與制備之間的接口：版圖

（掌握）1、版圖設(shè)計過程（知道）：

布圖規(guī)劃(floorplanning)

布局(placement)

時鐘樹產(chǎn)生(clocktreegeneration)

布線(routing)

2、版圖驗證和檢查（知道）：DRC(DesignRuleCheck)：幾何設(shè)計規(guī)則檢查ERC(ElectricalRuleCheck)：電學規(guī)則檢查LVS(LayoutversusSchematic)：網(wǎng)表一致性檢查（理解）對于數(shù)字集成電路設(shè)計，不同類型電路的設(shè)計流程會有所不同，但大都是基于分層分級設(shè)計和模塊化設(shè)計思想。這樣，就使得某些新產(chǎn)品的設(shè)計只需通過改變某些功能塊或調(diào)用已有的單元即可實現(xiàn)。對于模擬集成電路設(shè)計，一般采用全定制設(shè)計。集成電路的設(shè)計規(guī)則

和全定制設(shè)計方法一、集成電路設(shè)計規(guī)則（理解）通常指版圖設(shè)計規(guī)則(幾何設(shè)計規(guī)則)，是IC設(shè)計與工藝制備之間的接口，是版圖設(shè)計所依據(jù)的基礎(chǔ)。設(shè)計規(guī)則表示方法（知道）以為單位以微米為單位集成電路設(shè)計方法（理解）全定制(Full-Custom)設(shè)計方法：指在電路設(shè)計中進行電路結(jié)構(gòu)、電路參數(shù)的人工優(yōu)化，完成電路設(shè)計后，人工設(shè)計版圖中的各個器件和連線，以獲得最佳性能和最小芯片尺寸。適用于性能要求極高或批量很大的產(chǎn)品（通用集成電路或性能要求很高的專用集成電路）、模擬集成電路、數(shù)?；旌霞呻娐贰０攵ㄖ?Semi-Custom)設(shè)計方法：適用于專用集成電路。可編程邏輯電路設(shè)計方法：PLD、FPGA，適用于專用集成電路。專用集成電路ASIC

的設(shè)計方法專用集成電路ASIC（理解）專用集成電路（ASIC：Application-SpecificIntegratedCircuit）（相對通用電路而言）針對某一應(yīng)用或某一客戶的特殊要求設(shè)計的集成電路。批量小、單片功能強；降低設(shè)計開發(fā)費用。主要的ASIC設(shè)計方法：標準單元設(shè)計方法；積木塊設(shè)計方法；門陣列設(shè)計方法；可編程邏輯器件設(shè)計方法；設(shè)計周期降低一、標準單元(SC)設(shè)計方法（理解）一種庫單元設(shè)計方法，屬于定制設(shè)計方法。概念：從標準單元庫中調(diào)用事先經(jīng)過精心設(shè)計的邏輯單元，并排列成行，行間留有可調(diào)整的布線通道，再按功能要求將各內(nèi)部單元以及輸入/輸出單元連接起來，形成所需的專用集成電路。芯片布局：標準單元的版圖被設(shè)計成矩形，芯片中心是單元區(qū)，輸入/輸出單元和壓焊塊在芯片四周，基本單元具有等高不等寬的結(jié)構(gòu)，布線通道區(qū)沒有寬度的限制，利于實現(xiàn)優(yōu)化布線。二、積木塊設(shè)計方法：BBL方法

（理解）（宏單元設(shè)計方法）布圖特點：任意形狀的單元（一般為矩形或“L”型）、任意位置、無布線通道。屬于定制設(shè)計方法。積木塊單元設(shè)計的芯片布局三、門陣列(GateArray)設(shè)計方法概念：形狀和尺寸完全相同的單元排列成陣列，每個單元內(nèi)部含有若干器件，單元之間留有布線通道，通道寬度和位置固定，并預先完成接觸孔和連線以外的芯片加工步驟，形成母片。是一種母片半定制技術(shù)。邏輯單元行布線通道門陣列母片I/O及壓焊塊1、門陣列結(jié)構(gòu)及特點（理解）

門陣列母片只是晶體管集合，不具有電學屬性。四、可編程邏輯器件設(shè)計方法（掌握概念）可編程邏輯電路設(shè)計方法：用戶通過生產(chǎn)商提供的通用器件，自行進行現(xiàn)場編程和制造，得到所需的專用集成電路。（理解）編程方式：現(xiàn)場編程，采用熔斷絲、電寫入等方法對已制備好的PLD器件實現(xiàn)編程，不需要制作掩模板和進行微電子工藝，只需利用相應(yīng)的開發(fā)工具就可完成設(shè)計，有些器件可多次擦除，易于系統(tǒng)和電路設(shè)計。特點：設(shè)計周期短，設(shè)計開發(fā)費用低。可編程邏輯電路設(shè)計方法主要包括（知道）：可編程邏輯器件(PLD,ProgrammableLogicDevice)設(shè)計方法，包括：可編程邏輯陣列（PLA）可編程陣列邏輯(PAL)通用陣列邏輯(GAL)現(xiàn)場可編程門陣列(FPGA)方法，包括：邏輯單元陣列（LCA）結(jié)構(gòu)復合PLD（CPLD）結(jié)構(gòu)第六章集成電路設(shè)計的EDA系統(tǒng)概述一、什么是EDA？

（知道）

ElectronicDesignAutomation

即電子設(shè)計自動化。原理圖/VHDL文本編輯綜合FPGA適配FPGA編程下載FPGA器件和電路系統(tǒng)時序與功能門級仿真1、邏輯模擬2、電路模擬3、時序分析和混合模擬邏輯綜合器應(yīng)用FPGA的EDA開發(fā)流程（理解）:§1高層級描述與模擬—VHDL及模擬VHDL（Very-Large-ScaleIntegratedCircuitHardwareDescriptionLanguage）基本概念：描述硬件電路，可以抽象地表示電路的行為和結(jié)構(gòu)（完成什么功能，怎樣組成）。

實體（Entity）

結(jié)構(gòu)體（Architecture）

配置（Configuration）

庫（Library）、程序包（Package）（掌握）VHDL程序設(shè)計基本結(jié)構(gòu)包括：§2綜合（掌握）概念：綜合是通過附加一定的約束條件，從設(shè)計的高層次向低層次轉(zhuǎn)換的過程，是一種自動設(shè)計的過程。分類：高級綜合：從算法級到寄存器傳輸級邏輯綜合：從寄存器傳輸級到邏輯級§5時序分析和混合模擬（理解）邏輯模擬的基本單元是門或功能塊，一定程度上反映競爭、冒險等現(xiàn)象，模擬速度比SPICE快三個量級，但精度不夠，各節(jié)點電流、電壓不知。電路模擬的基本單元是晶體管、電阻、電容等元器件，可以較精確地獲得電路中各節(jié)點的電壓或電流，但對于較大的電路，很多的迭代求解需要很大的存儲空間和很長的計算時間。目前最具代表性、應(yīng)用最廣泛的電路模擬軟件是SPICE程序。

時序分析可提供詳細的波形和時序關(guān)系，比SPICE快二個量級，精度低10%，但比帶延遲的邏輯模擬要高得多。結(jié)合三者特點，可以考慮將三者結(jié)合起來進行混合模擬，對影響電路性能的關(guān)鍵部分進行電路模擬，其他部分用邏輯模擬和時序分析。版圖設(shè)計：根據(jù)電路功能和性能要求及工藝限制（線寬、間距等），設(shè)計掩膜版圖。輸入：可以是原理圖、網(wǎng)表；可以直接編輯版圖輸出：版圖通過EDA軟件，將邏輯描述自動轉(zhuǎn)換成版圖描述。

邏輯劃分布局布線設(shè)計檢驗輸出輸入人機交互單元庫布圖規(guī)劃§7版圖設(shè)計的EDA工具（理解）第七章（掌握）系統(tǒng)芯片SOC，是一種專門用來描述高集成度器件的術(shù)語，又稱系統(tǒng)級集成電路SLI（SystemLevelIC），是指在將系統(tǒng)的主要功能（即一個系統(tǒng)的多個部分）綜合到一塊芯片中，本質(zhì)上是做一種復雜的IC設(shè)計。信息獲取、信息處理、信息存儲、交換、執(zhí)行

從外觀看，SOC是一個芯片；從組成和功能上看，SOC是一個嵌入式計算機系統(tǒng)。（理解）一般認為，如果一個集成電路芯片具有如下特征的話，即可稱其為SOC，這些特征是：

采用超深亞微米(VDSM,VeryDeepSubmicron)工藝技術(shù)實現(xiàn)復雜系統(tǒng)功能的VLSI；使用一個或多個嵌入式處理器（CPU）或數(shù)字信號處理器（DSP）；具備外部對芯片進行編程的功能；主要采用第三方的IP（IntellectualProperty）核（IPCore）進行設(shè)計。

（掌握）SOC設(shè)計的三大支撐技術(shù)

軟硬件協(xié)同設(shè)計技術(shù)

IP設(shè)計和復用技術(shù)超深亞微米（VDSM）設(shè)計技術(shù)第八章主要包括：（1）將電能轉(zhuǎn)化成光能的半導體電致發(fā)光器件；（2）以電學方法檢測光信號的光電探測器；（3）利用半導體內(nèi)光電效應(yīng)將光能轉(zhuǎn)化為電能的太陽能電池。光電子（Optoelectronics）器件是電子和光子共同起作用的半導體器件。光電子器件的主要功能涉及到光子和半導體中電子的相互轉(zhuǎn)換過程，其中廣泛利用的光電效應(yīng)有光電導、光伏和光電發(fā)射效應(yīng)。（本頁內(nèi)容需掌握）光吸收過程（理解）當半導體受到光照時，光子被吸收。(a)若光子的能量等于禁帶寬度，則會產(chǎn)生電子空穴對；(b)若光子的能量大于禁帶寬度，除了產(chǎn)生一個電子空穴對以外，多余的能量將作為熱量耗散掉；(c)如果光子能量小于禁帶寬度，則只有在禁帶中存在雜質(zhì)或物理缺陷引起的能態(tài)時，光子才能被吸收。光發(fā)射過程（理解）當電子從高能級向低能級躍遷時，釋放出的能量是以光子的形式存在的，稱之為發(fā)光現(xiàn)象。光發(fā)射的前提是需要先有某種激發(fā)機理存在，然后再通過電子從高能級向低能級的躍遷形成發(fā)光現(xiàn)象。前一過程稱為激發(fā)過程，后一過程稱為發(fā)射過程。處于激發(fā)態(tài)的系統(tǒng)是不穩(wěn)定的，經(jīng)過一段短時間后，如果沒有任何外界觸發(fā)，電子將從激發(fā)能級回到基態(tài)能級，并發(fā)射光子，該過程為自發(fā)發(fā)射過程。在發(fā)光二極管中起支配作用的有效過程是自發(fā)發(fā)射。當光子入射到已處于激發(fā)態(tài)的系統(tǒng)時，位于不穩(wěn)定高能級上的電子會受到激發(fā)躍遷到基態(tài)能級，并發(fā)射光子，這種過程稱為受激發(fā)射過程。半導體激光器中的主要過程為受激輻射?！?

半導體發(fā)光二極管掌握原理：半導體發(fā)光二極(lightemittingdiode,LED)管是一種電致發(fā)光器件。靠正向偏置的pn結(jié)的少數(shù)載流子注入作用，使電子和空穴分別注入到p區(qū)和n區(qū)。當非平衡少數(shù)載流子與多數(shù)載流子復合時，以輻射光子的形式將多余的能量轉(zhuǎn)變成光能，因此也稱為注入式發(fā)光二極管。（知道）半導體發(fā)射激光，即要實現(xiàn)受激發(fā)射，必須滿足下面三個條件：通過施加偏壓等方法將電子從能量較低的價帶激發(fā)到能量較高的導帶，產(chǎn)生足夠多的電子空穴對，導致粒子數(shù)反轉(zhuǎn)（populationinversion）。形成光諧振腔，使受激輻射光子增生，產(chǎn)生受激振蕩，導致產(chǎn)生的激光沿諧振腔方向發(fā)射。滿足一定的閾值條件，使電子增益大于電子損耗，即激光器的電流密度必須大于產(chǎn)生受激發(fā)射的電流密度閾值?！?半導體激光器（lightamplificationbystimulatedemissionofradiation，laser）（知道）激光器的組成部分：工作物質(zhì)泵浦源諧振腔光抽運激光束工作介質(zhì)泵浦源半導體激光器的原理（理解）PN能帶1、粒子束反轉(zhuǎn)（二極管正向偏置）pn結(jié)激光器示意圖2、有諧振腔，產(chǎn)生受激振蕩半導體激光器的原理3、滿足閾值條件，輸出激光§4光電探測器半導體光電探測器是用來探測光子的器件，其功能是將光信號轉(zhuǎn)化成電信號，主要利用兩類光電效應(yīng)：光電導效應(yīng)（photoconductiveeffect

）和光伏效應(yīng)（photovoltaiceffect

）。價帶中的電子在吸收光子后，若躍遷到導帶，則產(chǎn)生電子-空穴對，或者施主能級上的束縛電子受激躍遷到導帶，價帶中的電子受激躍遷到受主能級，則產(chǎn)生自由電子或自由空穴，這些由光激發(fā)的載流子通稱為光生載流子（Photo-generatedCarrier

）?！?光電探測器（本頁內(nèi)容需掌握）光電導效應(yīng)（掌握）光電導效應(yīng)：光電導效應(yīng)是一種內(nèi)光電效應(yīng)。當半導體吸收光子后，會產(chǎn)生電子-空穴對，即光生載流子，光生載流子將使半導體的電導率增大，這就是光電導效應(yīng)。利用光電導效應(yīng)的探測器稱為光電導探測器。光伏效應(yīng)（掌握）光生伏特效應(yīng)：光生伏特效應(yīng)是一種內(nèi)光電效應(yīng)。當半導體吸收光子后，會產(chǎn)生電子-空穴對，即光生載流子，由此而產(chǎn)生電動勢的現(xiàn)象稱為光生伏特效應(yīng)；若在外部把器件連起來，則有光電流通過。利用光伏效應(yīng)的探測器有：pn結(jié)光電二極管、PIN光電二極管、肖特基勢壘二極管、雪崩倍增光電二極管、光電晶體管和光伏探測器。（知道）光電探測器：對各種光輻射進行接收和探測的器件。光電導PIN光電二極管光電二極管光電晶體管雪崩光電二極管光電金屬-半導體-金屬（MSM）1、光電導探測器（掌握）利用光電導效應(yīng)的探測器稱為光電導探測器。工作原理：光電導探測器是利用光電導效應(yīng)制作的探測器。光電導體兩端是歐姆接觸電極，在兩端加上電壓，則體內(nèi)產(chǎn)生電場，形成電流；這時若有一束光照射到該光電導體上，則導體內(nèi)產(chǎn)生光生載流子，從而導致電流發(fā)生變化，通過檢查該電流即可判斷光照的情況。2、光電二極管（知道）光電二極管實際上就是一個工作在反向偏置條件下的pn結(jié)。PIN光電二極管是最常用的光電探測器件。雪崩光電二極管：雪崩光電二極管是借助強電場作用產(chǎn)生載流子倍增效應(yīng)(即雪崩倍增效應(yīng))的一種高速光電器件。3、光電晶體管（理解）基區(qū)浮空基區(qū)電流由光信號產(chǎn)生CCD器件（知道）電荷耦合器件(ChargeCoupledDevice，簡稱CCD)

不同于其他器件的突出特點：以電荷作為信號，即信息用電荷量(稱為電荷包)代表，而其他器件則都是以電壓或電流作為信號的。結(jié)構(gòu)：CCD器件的感光部分由MOS電容的二維陣列組成。§5太陽能電池（

solarcell

）（知道）吸收光輻射而產(chǎn)生電動勢，它是半導體太陽能電池實現(xiàn)光電轉(zhuǎn)換的理論基礎(chǔ)。產(chǎn)生光生伏特效應(yīng)的兩個基本條件：半導體材料對一定波長的入射光有足夠大的光吸收系數(shù)，即要求入射光子的能量h

大于或等于半導體的禁帶寬度Eg。具有光生伏特結(jié)構(gòu)，即有一個內(nèi)建電場所對應(yīng)的勢壘區(qū)。太陽能電池工作原理（知道）無需外加電壓，可直接將光能轉(zhuǎn)換成電能，并驅(qū)動負載工作。其工作機理是光生伏特效應(yīng)，即吸收光輻射而產(chǎn)生電動勢。第九章微機電系統(tǒng)微機電系統(tǒng)/微電子機械系統(tǒng)（知道）

Micro-Electro-MechanicalSystems（MEMS）MEMS主要包含微型傳感器、執(zhí)行器和相應(yīng)的處理電路三部分。MEMS制造工藝（知道）大機械制造小機械，小機械制造微機械日本為代表LIGA工藝Lithograpie(光刻)、Galvanoformung(電鑄)Abformung(塑鑄)德國為代表硅微機械加工工藝：體硅工藝和表面犧牲層工藝美國為代表第十一章微電子技術(shù)發(fā)展的規(guī)律及趨勢微電子技術(shù)發(fā)展的基本規(guī)律：

摩爾定律（掌握）集成電路的集成度每三年增長四倍，特征尺寸每三年縮小倍按比例縮小定律（知道）重要詞匯（需會拼寫）集成電路（IntegratedCircuit）半導體(semiconductor)導體（conductor）絕緣體（insulator）電荷（charge）發(fā)射極(emitter)基極(base)收集極(collector)載流子（carrier）施主(Donor)受主(Acceptor)雙極型晶體管（BipolarJunctionTransistor，BJT)重要詞匯（需會拼寫）化學氣相淀積ChemicalVaporDeposition外延epitaxy系統(tǒng)芯片SystemOnChip，SO