《數(shù)字邏輯應用與設計》課件chapter6.2

CHAPTER6

SequentialCircuits’Analysis

時序電路分析6.3同步時序電路分析分析一個時序電路，就是要找出它的邏輯功能。具體地說，就是要找出電路的狀態(tài)和輸出的狀態(tài)在輸入變量和時鐘信號作用下的變化規(guī)律。分析同步時序電路的一般步驟：（1）從給定的邏輯圖中寫出每個觸發(fā)器的驅(qū)動方程（即觸發(fā)器的輸入信號的邏輯函數(shù)式）（2）把得到的驅(qū)動方程帶入相應觸發(fā)器的特征方程，得到每個觸發(fā)器的狀態(tài)方程。（3）根據(jù)邏輯圖寫出電路的輸出方程。6.3同步時序電路分析AnalysisPinciples（分析原理，P257）1.Determinethesystemvariables:input,state,andoutput.2.Determinetheflip-floptype.Writethecharacteristic equations.3.writetheexcitationequations.4.writethenextstateequations.5.Writetheoutputvariableequations.6.Constructatransitiontable.7.Assignsymbolstothestatesandconstructastatetableorstatediagram.8.Whenpossible,constructatimingdiagram.9.Functionalityanalysis分析實例1E.g.1:Analysisthefollowingsynchronoussequentialcircuit,supposethepresentstateis00,theinputsequenceis0000011111,givethetimingdiagram.分析實例11.Determinethesystemvariables:input,state,andoutput. input=x output=z statevariables=y1andy02.Determinetheflip-floptype.Writethecharacteristicequations. yn+1=Jyn’+k’yn3.writetheexcitationequations. K0=J0=1 K1=J1=x⊕y04.writethenextstateequations.

y1n+1=J1y1’+k1’y1y1n+1=x’y1’y0+x’y1y0’+xy1’y0’+xy1y0

y0n+1=J0y0’+k0’y0y0n+1=y0’5.Writetheoutputvariableequations.

Z=(xy1’)’=x’+y16.Constructatransitiontable.分析實例1K0=J0=1K1=J1=x⊕y0Y1n+1K-MapZK-MapY0n+1K-Maptransitiontabley1n+1=x’y1’y0+x’y1y0’ +xy1’y0’+xy1y0y0n+1=y0’Z=(xy1’)’=x’+y1分析實例1XY1Y0010001111001101010XY1Y0010001111011001001XY1Y0010001111010111011Nextstatex/zX=0X=1Y10+Y01+/ZY10+Y01+/ZPresentstateY10Y010001111001/110/100/111/111/000/010/101/17.Assignsymbolstothestatesandconstructatableorstatediagram.Nextstatex/zX=0X=1Y1+Y0+/ZY1+Y0+/ZPresentstateY1Y0Q1Q2Q3Q4Q2/1Q4/1Q1/1Q3/1Q3/1Q1/0Q4/1Q2/0分析實例1Q1Q2Q4Q30/11/00/11/10/11/11/00/18.constructatimingdiagram.分析實例1Nextstatex/zX=0X=1Y10+Y01+/ZY10+Y01+/ZPresentstateY10Y010001111001/110/100/111/111/000/010/101/112345678910CpXY0Y1Z0000011111E.g.2:Analysisthefollowingcircuit&分析實例2分析實例21.Determinethesystemvariables:input,state,andoutput. statevariables:Q1,Q2,Q3,andQ42.Determinetheflip-floptype.Writethecharacteristicequations. Qn+1=D3.excitationequations. D4=Q3 D3=Q2 D2=Q1 D1=Q4’(Q3Q1’)’=Q4’Q3’+Q4’Q14.thenextstateequations. Q4n+1=Q3 Q3n+1=Q2 Q2n+1=Q1 Q1n+1=Q4’Q3’+Q4’Q1分析實例25.Constructatransitiontable.分析實例2Q4n+1=Q3Q3n+1=Q2Q2n+1=Q1Q1n+1=Q4’Q3’+Q4’Q16.Assignsymbolstothestatesandconstructatableorstatediagram.分析實例2E.g.3:FindthetransitiontableandthestatetablefortheMealysequentialcircuitbelow.Z分析實例3Da=Qa⊕X2Db=Qb⊕X1Dc=X1X2QaQc’Z=X1X2QaQc’1.Determinethesystemvariables:input,state,andoutput. input:x1,x2

output:Z statevariable:Qa,Qb,Qc2.Determinetheflip-floptype.Writethecharacteristicequations. Qn+1=D3.Excitationequationsandoutputequations.

Da=Qa⊕X2 Db=Qb⊕X1 Dc=X1X2QaQc’ Z=X1X2QaQc’分析實例34.writethenextstateequations. Qan+1=QaX2’+Qa’X2 Qbn+1=QbX1’+Qb’X1 Qcn+1=X1X2Qc’Qa5.Constructatransitiontable.分析實例3Z=X1X2QaQc’6.Assignsymbolstothestatesandconstructastatetable分析實例3Registers（寄存器）寄存器由觸發(fā)器構(gòu)成，其主要功能是對數(shù)據(jù)進行存儲或操作。一個觸發(fā)器能存儲1位二值代碼，用N個觸發(fā)器組成的寄存器能存儲N位二值代碼。對寄存器中的觸發(fā)器只要求它們具有置1、置0的功能即可。Registers寄存器數(shù)據(jù)輸入和輸出（圖5-95）：

√并行輸入/并行輸出

√并行輸入/串行輸出

√串行輸入/串行輸出

√串行輸入/并行輸出串行數(shù)據(jù)輸入或輸出操作需要多個時鐘脈沖，而并行數(shù)據(jù)操作則只需一個時鐘脈沖即可。Registers并行輸入/并行輸出：

為了載入并行數(shù)據(jù)，每個輸入數(shù)據(jù)都應提供給相應的存儲觸發(fā)器。在同步寄存器中，使能輸入和時鐘一起使用。在異步寄存器中，常用電平觸發(fā)的使能輸入。四位寄存器：圖5-96(a)，六位寄存器：圖5-96(b)。都使用異步低電平有效的清零信號，時鐘輸入在上升沿時載入觸發(fā)器。

Registers串行輸入/串行輸出：

接收輸入數(shù)據(jù)流時，每個時鐘脈沖只接收一位數(shù)據(jù)，并在各個觸發(fā)器之間移動，串行輸出則從最后一個觸發(fā)器中得到。圖5-98：八位串行右移輸入輸出寄存器（SN7491A），需要八次時鐘跳變才能充滿數(shù)據(jù)。該集成電路即可作右移寄存器，也可作左移寄存器。

（圖5-99、圖5-100）

Registers串行輸入/串行輸出：

右移：外部輸入數(shù)據(jù)從最低位（LSB）開始移入寄存器，寄存器內(nèi)部數(shù)據(jù)從寄存器的最高位（MSB）移向最低位（LSB）。左移：外部輸入數(shù)據(jù)從最高位（MSB）開始移入寄存器，寄存器內(nèi)部數(shù)據(jù)從寄存器的最低位（LSB）移向最高位（MSB）。Registers串行輸入/并行輸出、并行輸入/串行輸出：

SN74xx166是一個具有串行輸入/串行輸出功能的八位并行載入寄存器，它能夠用作串行輸入/串行輸出或并行輸入/串行輸出寄存器，但不具有并行輸出功能。圖5-102：SN74xx166寄存器的順序圖（上升沿觸發(fā)），用時鐘禁止信號（CLOCKINHIBIT）控制移位動作，“移位/載入”輸入端SHIFT/LOAD’控制寄存器的功能。

√觸發(fā)器輸出端的狀態(tài)僅僅取決于時鐘脈沖上升沿到達時刻D端的狀態(tài)。

√為了增加使用的靈活性，該四位寄存器增加了異步置0端（復位端）將寄存器中的數(shù)據(jù)直接清除，而不受時鐘的控制。Shiftregisters（移位寄存器）移位：寄存器里存儲的代碼能在移位脈沖的作用下依次左移或右移不但可以用來寄存代碼，還可以用來實現(xiàn)數(shù)據(jù)的串行－并行轉(zhuǎn)換、數(shù)值運算和數(shù)據(jù)處理等。由一組級連觸發(fā)器組成，其中第一個觸發(fā)器的輸入端接收輸入信號，其余的每個觸發(fā)器輸入端均與前一個觸發(fā)器的Q端相連。一旦數(shù)據(jù)被載入，就能夠左移，也能夠右移，具體方向取決于寄存器的邏輯結(jié)構(gòu)和模式控制信號。通用移位寄存器通用：可用于任何輸入/輸出組合方式功能的增加要求寄存器有更多的引腳，僅適用于四位MSI。通用移位寄存