《微型計算機原理與接口技術》-第2章

1第2章微處理器與總線2主要內容：微處理器的一般構成及工作原理；8088微處理器的特點、引線及結構；總線的一般概念；*80386微處理器的特點及結構；*Pentium4微處理器中的新技術。3§2.1微型機概述4了解：微處理器的功能；微處理器的基本組成。5微處理器的功能能夠進行算術運算和邏輯運算能對指令進行譯碼、寄存并執(zhí)行指令所規(guī)定的操作具有與存儲器和I/O接口進行數據通信的能力少量數據的暫存能夠提供系統(tǒng)所需的定時和控制信號能夠響應輸入輸出設備發(fā)出的中斷請求6微處理器的一般構成運算器控制器內部寄存器組72.1.1運算器加法器邏輯運算功能部件運算結果邏輯運算結果進位信號控制信號AB輸入一位算術邏輯運算單元結構示意圖8運算結構示意圖ABALU寄存器組BUSALU寄存器組BUS緩沖區(qū)單總線結構雙總線結構9運算結構示意圖ALU寄存器組BUS三總線結構旁路器BUS102.1.2控制器控制器1、指令控制：根據指令所在的地址按順序或在遇到轉移指令時按照轉移地址取出指令，分析指令（指令譯碼），傳送必要的操作數，并在指令執(zhí)行結束后存放運算結果。2、時序控制：指令的執(zhí)行是在時鐘信號的嚴格控制下進行的，時序信號由控制器產生，使系統(tǒng)按一定的時序關系進行工作。11微處理器的一般構成3、操作控制：根據指令流程，確定在指令周期的各個節(jié)拍中要產生的微操作控制信號，以有效地完成各條指令的操作過程。同時，有對異常情況及某些外部請求的處理能力。12微處理器的一般構成控制器組成程序計數器（programcounter）指令寄存器（instructionregister）指令譯碼器（instructiondecoder）時序控制部件微操作控制部件：用于產生與各條指令相對應的微操作，根據當前正在執(zhí)行的指令，在指令的各機器周期的各個節(jié)拍內產生相應的微操作控制信號，從而控制整個系統(tǒng)各部件的工作。13微處理器的一般構成程序計數器地址加法器指令寄存器指令譯碼微操作控制時序邏輯…...各部件微操作控制信號控制器結構示意圖自存儲器至存儲器14§2.2

8088/8086微處理器15最小配置下僅需4片外圍芯片即可構成典型應用系統(tǒng)16主要內容：8088/8086CPU的特點；8088CPU外部引線及功能；8088CPU的內部結構和特點；各內部寄存器的功能；8088的工作時序。172.2.18088/8086CPU的特點了解：程序與指令指令執(zhí)行的一般過程指令的串行執(zhí)行與并行流水線執(zhí)行8088/8086CPU的主要特點18程序和指令程序：具有一定功能的指令的有序集合指令：由人向計算機發(fā)出的、能夠為計算機所識別的命令。1.8088/8086的指令流水線19指令執(zhí)行的一般過程

取指令指令譯碼讀取操作數執(zhí)行指令存放結果20串行和并行方式的指令流水線串行工作方式：控制器和運算器交替工作，按順序完成上述指令執(zhí)行過程。并行工作方式：運算器和控制器可同時工作。21串行工作方式8088以前的CPU采用串行工作方式：取指令1執(zhí)行指令1分析指令1EUBIU忙碌忙碌取指令2執(zhí)行指令2分析指令222并行工作方式8088CPU采用并行工作方式BUS取指令1執(zhí)行指令1分析指令1CPU取指令2執(zhí)行指令2分析指令2取指令3執(zhí)行指令3分析指令3忙碌忙碌忙碌忙碌忙碌

23CPU內無論是內部寄存器還是內部總線都是16位的，直接尋址產生64K個地址分段管理：將內存地址空間分為多個邏輯段偏移地址（或相對地址）+段地址地址寄存器和段寄存器地址加法器產生20位地址2.內存的分段管理技術243.支持多處理器系統(tǒng)8088可工作于兩種模式下最小模式最大模式最小模式為單處理器模式，控制信號較少，一般可不必接總線控制器。最大模式為多處理器模式，控制信號較多，須通過總線控制器與總線相連。25最小模式下的連接示意圖8088CPU??控制總線數據總線地址總線地址鎖存數據收發(fā)ALE時鐘發(fā)生器26最小模式下的連接示意圖27最大模式下的連接示意圖8088CPU數據總線地址總線地址鎖存數據收發(fā)ALE時鐘發(fā)生器總線控制器

控制總線28最小模式下的連接示意圖29兩種工作模式的選擇方式8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定。MN/MX=0工作于最大模式，反之工作于最小模式308088/8086CPU的特點采用并行流水線工作方式

——通過設置指令預取隊列實現對內存空間實行分段管理

——將內存分為4個段并設置地址段寄存器，以實現對1MB空間的尋址支持多處理器系統(tǒng)CPU內部結構存儲器尋址部分工作模式312.2.28088CPU的引線及功能328088CPU的引線及功能引腳具有雙功能：（1）分時復用（2）最大模式與最小模式的一種雙功能實現338088CPU的引線及功能引腳定義的方法可大致分為：每個引腳只傳送一種信息（RD等）；引腳電平的高低不同的信號（IO/M等）；CPU工作于不同方式有不同的名稱和定義（WR/LOCK等）；分時復用引腳（AD7——AD0等）；引腳的輸入和輸出分別傳送不同的信息（RQ/GT）34主要引線（最小模式下）最小模式下的引線（)）：A16－A19/S3－

S6：地址、狀態(tài)復用的引腳，三態(tài)輸出。在8088執(zhí)行指令過程中，某一時刻從這4個引腳上送出地址的最高四位A16－A19，在另外時刻，四個引腳送出狀態(tài)信號S3－S6。這些狀態(tài)信息中，S6

恒等于0，S5

指示中斷允許標志位IF的狀態(tài)，S4

、S3

的組合指示CPU當前正在使用的段寄存器，其編碼見表35主要引線（最小模式下）

S4S3當前正在使用段寄存器

00

ES

01SS

10CS或未使用任何段寄存器

11DS36主要引線（最小模式下）A15～A8：地址輸出，三態(tài)。CPU尋址內存或接口時，從這些引腳送出地址A15～A8AD7 ～AD0:地址、數據分時復用的雙向信號線，三態(tài)。當ALE=1時，這些引腳上傳輸的是地址信號。當時，這些引腳上傳輸的是數據信號37主要引線（最小模式下）

：輸入輸出/存儲器控制信號，三態(tài)，用來區(qū)分當前操作是訪問存儲器還是訪問I/O端口。若此引腳輸出為低電平，訪問存儲器；若輸出為高電平，則是訪問I/O端口：寫信號輸出，三態(tài)。此引腳輸出為低電平時，表示CPU正在對存儲器或I/O端口進行寫操作38主要引線（最小模式下）

：數據傳送方向控制信號，三態(tài)，用來區(qū)分數據的傳送方向。若輸出為高電平，則是CPU向存儲器或I/O端口發(fā)送數據；若此引腳輸出為低電平，CPU從存儲器或I/O接口接收數據：數據允許信號，三態(tài)。此引腳輸出為低電平時，表示數據總線上具有有效數據。39主要引線（最小模式下）

：地址鎖存信號，三態(tài)，此引腳輸出為高電平，表明CPU地址線上有有效地址。：讀信號輸出，三態(tài)。此引腳輸出為低電平時，表示CPU正在對存儲器或I/O端口進行讀操作40例：當WR=1，RD=0，IO/M=0時，表示CPU當前正在進行讀存儲器操作41主要引線（最小模式下）

：外部同步控制輸入信號，高電平有效。它是由被訪問的內存或I/O設備發(fā)出的響應信號，當其有效時，表示存儲器或I/O設備已準備好，CPU可以進行數據傳送。若存儲器或I/O設備沒有準備好，則使READY信號為低電平。CPU在T3周期采樣READY信號，若其為低，CPU自動插入等待周期TW（1個或多個），直到READY變?yōu)楦唠娖胶?，CPU才脫離等待狀態(tài)，完成數據傳送過程。42READY信號43中斷請求INTR：可屏蔽中斷請求輸入信號，高電平有效。CPU在每條指令的最后一個周期采樣該信號，以決定是否進入中斷響應周期。這個引腳上的中斷請求信號可用軟件屏蔽：非屏蔽中斷請求信號，上升沿有效。這個引腳上的中斷請求信號不能用軟件屏蔽，CPU在當前指令執(zhí)行結束后就進入中斷過程。44測試信號：測試信號輸入引腳，低電平有效。當CPU執(zhí)行WAIT指令時，每隔5個時鐘周期對此引腳進行一次測試。若為高電平，CPU則繼續(xù)處于空轉狀態(tài)進行等待，直到引腳變?yōu)榈碗娖?，CPU才結束等待狀態(tài)，繼續(xù)執(zhí)行下一條指令45系統(tǒng)復位RESET：系統(tǒng)復位輸入信號，高電平有效。為使CPU完成內部復位過程，該信號至少要在4個時鐘周期內保持有效。復位后CPU內部寄存器的狀態(tài)如表，當RESET返回低電平時，CPU將重新啟動內部寄存器內容內部寄存器內容CSFFFFHIP0000HDS0000HFLAGS0000HSS0000H其余寄存器0000HES0000H指令隊列空46總線保持信號HOLD：總線保持請求信號輸入端。當CPU以外的其他設備要求占用總線時，通過該引腳向CPU發(fā)出請求。HLDA：總線保持響應信號輸出，高電平有效。當CPU收到有效的HOLD信號后，就會對其作出響應：一方面使CPU的所有三態(tài)輸出的地址信號、數據信號和相應的控制信號變?yōu)楦咦锠顟B(tài)（浮動狀態(tài)）；同時還輸出一個有效的HLDA，表示處理器現在已放棄對總線的控制。當CPU檢測到HOLD信號變低后，就立即使HLDA變低，同時恢復對總線的控制47系統(tǒng)狀態(tài):系統(tǒng)狀態(tài)信號輸出。它與和信號決定了最小模式下當前總線周期的狀態(tài)。三者的組合所表示的處理器操作見表操作100發(fā)中斷響應信號101讀I/O端口110寫I/O端口111暫停000取指令001讀內存010寫內存011無作用48其它CLK：時鐘信號輸入引腳。8088的標準時鐘頻率為4.77MHz，時鐘的占空比為33％

VCC：5V電源輸入引腳GND：地線49最大模式下的引線：總線周期狀態(tài)信號。連接到總線控制

器8288的輸入端，8288譯碼后產生

系統(tǒng)總線所需要的各種控制信號。對應的操作對應的操作000發(fā)中斷響應信號100取指令001讀I/O端口101讀內存010寫I/O端口110寫內存011暫停111無作用50最大模式下的引線：總線請求/總線響應信號引腳。

：總線封鎖信號輸出HIGH：在最大模式下始終為高電平輸出51最大模式下的引線

：指令隊列狀態(tài)輸出QS1QS2含義

00無操作

01將指令首字節(jié)送入指令隊列

10隊列為空

11將指令其余字節(jié)送指令隊列52最小模式8088的總線分離8088CPU需要分離的總線有AD7~AD0、A19/S6~A16/S3電路實現方案用２片或３片８位地址鎖存器74LS373或8282實現地址鎖存G:鎖存器控制信號：輸出允許53最小模式最小模式下的系統(tǒng)總線§2.2最小模式下的系統(tǒng)總線§2.2最小模式562.2.38088CPU的功能結構8086：16位微處理器，16條數據線、20條地址線，可尋址地址范圍1MB，6字節(jié)的指令隊列。8088：內部是16位微處理器，外部數據總線為8位，稱為準16位微處理器。20條地址線，可尋址的地址空間1M字節(jié)，4字節(jié)的指令隊列。572.2.38088CPU的功能結構8088內部由兩部分組成：

執(zhí)行單元（EU）總線接口單元（BIU）58結論指令預取隊列的存在使EU和BIU兩個部分可同時進行工作，從而提高了CPU的效率；降低了對存儲器存取速度的要求59執(zhí)行單元包括運算器8個通用寄存器1個標志寄存器

EU部分控制電路3.8088CPU的功能結構60AHALBHBLCHCLDHDLSP

BP

DI

SI通用寄存器運算寄存器ALU標志執(zhí)行部分控制電路123456CSDSSSESIP內部寄存器I/O控制電路地址加法器20位16位8位指令隊列緩沖器外部總線8086CPU結構圖總線接口部件（BIU)執(zhí)行部件EU618088的內部結構執(zhí)行部分控制電路ALU標志寄存器

AHAL

BHBLCHCL

DHDL

SP

BPSI

DI通用寄存器16位1234內部寄存器

IP

ES

SS

DS

CS輸入/輸出控制電路外部總線指令隊列總線接口部件（BIU)20位8位8位執(zhí)行部件EU地址加法器∑62執(zhí)行單元功能指令譯碼指令執(zhí)行暫存中間運算結果保存運算結果特征指令的執(zhí)行在標志寄存器FLAGS中在ALU中完成在通用寄存器中執(zhí)行部件的組成：（1）、算術邏輯單元ALU完成8位/16位二進制算術和邏輯運算，也可按指令的尋址方式計算16位偏移量。（2）、四個通用寄存器：AX、BX、CX、DX。

四個通用寄存器為16位或作兩個8位來使用。執(zhí)行單元EU§2.1執(zhí)行單元EU（3）、四個專用寄存器：SP、BP、SI、DISP------堆棧指針寄存器BP------基址指針寄存器DI-------目的變址寄存器SI-------源變址寄存器（4）、數據暫存寄存器協(xié)助ALU完成運算，暫存參加運算的數據。執(zhí)行單元EU§2.1執(zhí)行單元EU（5）、執(zhí)行部件的控制電路從BIU指令隊列緩沖器中取指令，并對指令譯碼，向EU內部各部件發(fā)出相應的控制命令，以完成各條指令規(guī)定的功能。（6）、標志寄存器：16位寄存器，其中有7位未用。用來保存在一條指令執(zhí)行之后，CPU所處狀態(tài)的信息及運算結果的特征。執(zhí)行單元EU§2.1執(zhí)行單元EU執(zhí)行單元EU§2.1指令執(zhí)行部件工作過程如下：（1）EU從BIU的指令隊列輸出端取得指令，進行譯碼；（2）若執(zhí)行指令需要訪問存儲器或端口去取操作數，則BIU將操作數的偏移地址與段地址一起，在地址加法器中形成20位物理地址，申請訪問存儲器或端口，取得操作數送給EU，EU根據指令要求向EU內部各部件發(fā)出控制命令，完成執(zhí)行指令的功能；執(zhí)行單元EU執(zhí)行單元EU§2.1（3）算術邏輯運算單元ALU完成各種算術運算及邏輯運算，運算的操作數可從存儲器取得，也可從寄存器組取來；（4）16位暫存器暫存參加運算的操作數。運算結果由內部總線送到EU的寄存器組或送到BIU的內部寄存器，由BIU寫入存儲器或I/O端口；（5）運算結果的特征改變了標志寄存器的狀態(tài)，供測試、判斷及轉移指令使用；執(zhí)行單元EU執(zhí)行單元EU§2.1（6）EU控制器負責從指令隊列中取指令、指令譯碼及發(fā)各種控制命令以完成指令要求的功能。（7）一般情況下指令順序執(zhí)行,EU從指令隊列中取指令而不是從存儲器中取指令，所以取指令與執(zhí)行指令可并行操作。但遇到轉移指令、調用指令和返回指令，要將指令隊列中的內容作廢，由BIU重新取轉移的新地址中的指令代碼，EU才能繼續(xù)執(zhí)行指令，此時并行操作可能受到影響。但這種情況相對較少發(fā)生，EU與BIU之間相互配合又相互獨立的非同步工作方式提高了CPU的工作效率。

執(zhí)行單元EU69總線接口單元BIU功能：從內存中取指令到指令預取隊列負責與內存或輸入/輸出接口之間的數據傳送在執(zhí)行轉移程序時，BIU使指令預取隊列復位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。功能：與內存或I/O端口傳送指令或數據（1）BIU從內存取指令送到指令隊列（2）當EU執(zhí)行指令時，BIU要配合EU從指定的內存單元或I/O端口中讀取數據，或者把EU的操作結果送到指定的內存單元或I/O端口去?？偩€接口部件的組成：（1）、四個段地址寄存器：

CS，16位代碼段寄存器；

DS，16位數據段寄存器；

ES，16位附加段寄存器；

SS，16位堆棧段寄存器?？偩€接口單元BIU§2.1總線接口單元BIU（2）、20位的地址加法器產生20位地址CPU內無論是段地址寄存器還是偏移量都是16位的，通過地址加法器產生20位地址將段寄存器提供的段地址自動乘以10H即左移4位，然后與16位的偏移地址相加，并鎖存在物理地址鎖存器中總線接口單元BIU§2.1總線接口單元BIU總線接口單元BIU§2.1總線接口單元BIU存儲器的邏輯地址和物理地址存儲器中的每個存儲單元都可以用兩個形式的地址來表示：實際地址：也稱物理地址，是用唯一的20位二進制數所表示的地址，規(guī)定了1M字節(jié)存儲器中某個具體單元的地址邏輯地址:在程序中使用，即段地址：偏移地址總線接口單元BIU§2.1總線接口單元BIU段基址和段內偏移量“段基址”：決定了該段第一個字節(jié)的位置“段內偏移量”：相對于該段起點字節(jié)的距離段基址存放在段寄存器CS、SS、DS和ES中段內偏移量由SP、BP、SI、DI、IP以及相應寄存器的組合而組成總線接口單元BIU§2.1總線接口單元BIU物理地址=段基址*16+偏移地址8086/8088CPU中BIU單元的加法器可用來完成物理地址的計算段寄存器值偏移量+物理地址16位4位16位20位存儲器物理地址的計算方法：0000總線接口單元BIU§2.1總線接口單元BIU

CSXXXXIP代碼段

DS或ESXXXX

SI、DI或BX

SSXXXX

SP或BP數據段堆棧段存儲器段寄存器和偏移地址寄存器組合關系

（3）、16位指令指針I(yè)P16位專用寄存器，IP指向當前需要取出的指令字節(jié)當BIU從內存中取出一個指令字節(jié)后，IP自動加1，指向下一字節(jié)IP指向的是指令地址的段內地址偏移量，又稱偏移地址或有效地址程序員不能對IP進行存取操作，程序中的轉移指令、返回指令以及中斷處理能對IP進行操作總線接口單元BIU§2.1總線接口單元BIU（4）、四字節(jié)的指令隊列緩沖器

當EU正在執(zhí)行指令且不占總線時，BIU會自動進行預取指令操作，將所取得的指令按先后順序存入指令隊列緩沖器，具有“先進先出”的工作方式。每當存滿一條指令，EU立即執(zhí)行；每當BIU發(fā)現隊列中空字節(jié)時，就會自動尋找空閑的總線周期進行預取指令操作，直到填滿為止；每當EU執(zhí)行一條轉移、調用或返回指令后，則要清除指令隊列緩沖器?？偩€接口單元BIU§2.1總線接口單元BIU（5）、總線控制邏輯電路

將微處理器內部總線和外部總線相連，是微處理器與內存單元或I/O端口進行數據交換的必經之路。16條數據總線；20條地址總線；控制總線?？偩€接口單元BIU§2.1總線接口單元BIU總線接口單元BIU§2.1總線接口部件BIU的工作過程如下：（1）代碼段段寄存器CS中16位段基地址，與指令指針寄存器IP中16位偏移地址，在地址加法器內形成20位物理地址；（2）20位地址直接送往地址總線，通過總線控制邏輯發(fā)出存儲器讀信號RD，啟動存儲器，按給定的地址從存儲器中取出指令；總線接口單元BIU總線接口單元BIU§2.1（3）取出的指令送到指令隊列中等待執(zhí)行。BIU的指令隊列可存儲4字節(jié)指令代碼，它是先進先出的隊列寄存器，允許預取4字節(jié)指令代碼。一般情況下，指令隊列中填滿指令；（4）EU可從指令隊列中取指令執(zhí)行。指令代碼裝入指令隊列輸入端后，自動調整指令隊列輸入端指針。EU從指令隊列輸出端取指令，且在EU取走一字節(jié)的指令代碼后，自動調整指令隊列輸出端指針。BIU自動將指令取到指令隊列中；

總線接口單元BIU總線接口單元BIU§2.1（5）當指令隊列已滿，并且執(zhí)行部件EU未向BIU申請讀寫存儲器操作數，則BIU不執(zhí)行任何總線周期，處于空閑狀態(tài)；（6）EU從指令隊列中取走指令，經指令譯碼后，向BIU申請從存儲器或端口讀寫操作數。只要收到EU送來的邏輯地址，BIU將通過地址加法器將現行數據段及送來的邏輯地址組成20位物理地址，在當前取指令總線周期完成后，在讀／寫總線周期訪問存儲器或I／O端口完成讀／寫操作。最后EU執(zhí)行指令，由BIU將運算結果讀出；總線接口單元BIU總線接口單元BIU§2.1（7）指令指針寄存器IP由BIU自動修改，指向下一條指令在現行代碼段內的偏移地址。當EU執(zhí)行轉移指令時，則BIU清除指令隊列，從轉移指令的新地址取得指令，立即送給EU執(zhí)行，然后從后續(xù)指令序列中取指令填滿隊列；（8）總線控制部件發(fā)出總線控制信號，實現存儲器或端口讀寫控制。它將8086CPU的內部總線與外部總線相連，是8086CPU與外部打交道不可缺少的路徑.總線接口單元BIU8088的指令執(zhí)行過程848088的內部寄存器含14個16位寄存器，按功能可分為三類8個通用寄存器4個段寄存器2個控制寄存器深入理解：每個寄存器中數據的含義85累加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址寄存器計數寄存器數據寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器指令指針寄存器標志寄存器代碼段寄存器段寄存器附加段寄存器堆棧段寄存器數據寄存器地址指針和變址寄存器控制寄存器通用寄存器數據段寄存器861)通用寄存器數據寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）87(1)數據寄存器8088含4個16位數據寄存器，它們又可分為8個8位寄存器，即：AXBXCXDXAH，ALCH，CLBH，BLDH，DL88數據寄存器特有的習慣用法AX：累加器。所有I/O指令都通過AX與接口傳送信息，中間運算結果也多放于AX中；BX：基址寄存器。在間接尋址中用于存放基地址；CX：計數寄存器。用于在循環(huán)或串操作指令中存放計數值；DX：數據寄存器。在間接尋址的I/O指令中存放

I/O端口地址；在32位乘除法運算時，存放高16位數。89(2)地址指針寄存器SP：堆棧指針寄存器，其內容為棧頂的偏移地址；BP：基址指針寄存器，常用于在訪問內存時存放內存單元的偏移地址。90堆棧及堆棧段的使用堆棧：內存中一個特殊區(qū)域，用于存放暫時不用或需要保護的數據。常用于響應中斷或子程序調用。91例：若已知（SS）=1000H（SP）=0100H則堆棧段的段首地址=？棧頂地址=？若該段最后一個單元地址為10200H，則棧底=？段首棧底棧頂堆棧區(qū)92BX與BP在應用上的區(qū)別作為通用寄存器，二者均可用于存放數據；作為基址寄存器，用BX表示所尋找的數據在數據段；用BP則表示數據在堆棧段。93(3)變址寄存器SI：源變址寄存器DI：目標變址寄存器變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，用SI存放源操作數的偏移地址，而用DI存放目標操作數的偏移地址。942)段寄存器用于存放相應邏輯段的段基地址

CS：代碼段寄存器。代碼段存放指令代碼

DS：數據段寄存器

ES：附加段寄存器

SS：堆棧段寄存器：指示堆棧區(qū)域的位置存放操作數953)控制寄存器IP：指令指針寄存器，其內容為下一條要執(zhí)行指令的偏移地址FLAGS：標志寄存器，存放運算結果的特征

6個狀態(tài)標志位（CF，SF，AF，PF，OF，ZF）3個控制標志位（IF，TF，DF）96控制寄存器中斷標志跟蹤標志控制標志進位標志奇偶標志半進位標志零標志符號標志溢出標志方向標志狀態(tài)標志97存儲器組織存儲器分段每個邏輯段都由連續(xù)的存儲單元構成，是存儲器中獨立的可分別尋址的單位每段第一個字節(jié)的位置稱為“段起始地址”，可由軟件指定段起始地址：能被16整除（即XXXX0H）幾個段可以互相重疊，也可指向同一個空間98存儲器組織存儲器組織8086/8088CPU有20條地址線，可以配置1MB的存儲器，地址編號為00000H-FFFFFH存儲空間按8位字節(jié)進行組織，每個存儲單元存儲一個字節(jié)數據，若存放“字”數據（16位），則存放在相鄰兩個存儲單元之中，高字節(jié)存放在高地址單元，低字節(jié)存放在地址單元991、物理地址與邏輯地址8088/8086:20根地址線，可尋址1MB（220），每個內存單元有一個20位的物理地址地址空間分段實際地址：也稱物理地址，段基地址+段內偏移地址邏輯地址=段基址：段內偏移地址100存儲器尋址0000段基地址（16位）段首地址×××???×××1904段首的偏移地址：0000H段寄存器值偏移量+物理地址16位4位16位20位存儲器物理地址的計算方法：101物理地址段基地址=6000H段首地址偏移地址物理地址數據段60009H00H12H60000H0009H102存儲器尋址物理地址由段基地址和偏移地址組成物理地址=段基地址×16+偏移地址0000段首地址×××???×××1904×××???×××偏移地址+物理地址103例：已知CS=1055H，DS=250AHES=2EF0HSS=8FF0H某操作數偏移地址=0204H，畫出各段在內存中的分布、段首地址及操作數的物理地址。104例題解答設操作數在數據段，偏移地址204H，則操作數的物理地址為：250AH×16+0204H=252A4H10550H250A0H2EF00H8FF00HCSDSESSS

1052、段寄存器的使用內存訪問類型默認段寄存器可指定段寄存器段內偏移地址來源1取指令CS無IP2堆棧操作SS無SP3源串DSES、SSSI4目的串ES無DI5BP用作基址尋址SSES、DS按尋址方式計算得到有效地址6