IC設(shè)計基礎(chǔ)流程、工藝、版圖、器件筆試集錦3

IC設(shè)計基礎(chǔ)流程、工藝、版圖、器件筆試集錦IC設(shè)計基礎(chǔ)流程、工藝、版圖、器件筆試集錦/IC設(shè)計基礎(chǔ)流程、工藝、版圖、器件筆試集錦IC設(shè)計基礎(chǔ)（流程、工藝、版圖、器件）筆試集錦1、 我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕蘭微面試題目）什么是MCU？MCU(MicroControllerUnit)，又稱單片微型計算機(jī)(SingleChipMicrocomputer)，簡稱單片機(jī)，是指隨著大規(guī)模集成電路的出現(xiàn)與其發(fā)展，將計算機(jī)的CPU、RAM、ROM、定時數(shù)器和多種I/O接口集成在一片芯片上，形成芯片級的計算機(jī)。MCU的分類MCU按其存儲器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類型。MASKROM的MCU價格便宜，但程序在出廠時已經(jīng)固化，適合程序固定不變的應(yīng)用場合；FALSHROM的MCU程序可以反復(fù)擦寫，靈活性很強(qiáng)，但價格較高，適合對價格不敏感的應(yīng)用場合或做開發(fā)用途；OTPROM的MCU價格介于前兩者之間，同時又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應(yīng)用場合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。RISC為ReducedInstructionSetComputing的縮寫，中文翻譯為精簡執(zhí)令運算集，好處是CPU核心很容易就能提升效能且消耗功率低，但程式撰寫較為復(fù)雜；常見的RISC處理器如Mac的PowerPC系列。CISC就是ComplexInstructionSetComputing的縮寫,中文翻譯為復(fù)雜指令運算集,它只是CPU分類的一種,好處是CPU所提供能用的指令較多、程式撰寫容易,常見80X86相容的CPU即是此類。DSP有兩個意思，既可以指數(shù)字信號處理這門理論，此時它是DigitalSignalProcessing的縮寫；也可以是DigitalSignalProcessor的縮寫，表示數(shù)字信號處理器，有時也縮寫為DSPs，以示與理論的區(qū)別。2、FPGA和ASIC的概念，他們的區(qū)別。（未知）答案：FPGA是可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApplicationSpecificIC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以與可實時在線檢驗等優(yōu)點3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）otp是一次可編程（onetimeprogramme）,掩膜就是mcu出廠的時候程序已經(jīng)固化到里面去了，不能在寫程序進(jìn)去！(4、你知道的集成電路設(shè)計的表達(dá)方式有哪幾種？（仕蘭微面試題目）5、描述你對集成電路設(shè)計流程的認(rèn)識。（仕蘭微面試題目）6、簡述FPGA等可編程邏輯器件設(shè)計流程。（仕蘭微面試題目）7、IC設(shè)計前端到后端的流程和eda工具。（未知）8、從RTLsynthesis到tapeout之間的設(shè)計flow,并列出其中各步使用的tool.（未知）9、Asic的designflow。（威盛VIA2003.11.06上海筆試試題）10、寫出asic前期設(shè)計的流程和相應(yīng)的工具。（威盛）11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。（揚智電子筆試）先介紹下IC開發(fā)流程：1.）代碼輸入（designinput)用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼語言輸入工具：SUMMITVISUALHDLMENTORRENIOR圖形輸入:composer(cadence);viewlogic(viewdraw)2.）電路仿真（circuitsimulation)將vhd代碼進(jìn)行先前邏輯仿真，驗證功能描述是否正確數(shù)字電路仿真工具：Verolog：CADENCEVerolig-XLSYNOPSYSVCSMENTORModle-simVHDL:CADENCENC-vhdlSYNOPSYSVSSMENTORModle-sim模擬電路仿真工具：AVANTIHSpicepspice，spectremicromicrowave:eesoft:hp3.）邏輯綜合（synthesistools)邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gatesdelay）反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計后端的整個流程？（仕蘭微面試題目）13、是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元素？（仕蘭微面試題目）14、描述你對集成電路工藝的認(rèn)識。（仕蘭微面試題目）15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題目）16、請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程與最后的結(jié)果？（仕蘭微面試題目）19、解釋latch-up現(xiàn)象和Antennaeffect和其預(yù)防措施.（未知）20、什么叫Latchup?（科廣試題）21、什么叫窄溝效應(yīng)?（科廣試題）22、什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差別？（仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目）24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性。（Infineon筆試試題）25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題）26、Pleaseexplainhowwedescribetheresistanceinsemiconductor.Comparetheresistanceofametal,polyanddiffusionintranditionalCMOSprocess.（威盛筆試題circuitdesign-beijing-03.11.09）27、說明mos一半工作在什么區(qū)。（凹凸的題目和面試）28、畫p-bulk的nmos截面圖。（凹凸的題目和面試）29、寫schematicnote（？），越多越好。（凹凸的題目和面試）30、寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用。（未知）31、太底層的MOS管物理特性感覺一般不大會作為筆試面試題，因為全是微電子物理，公式推導(dǎo)太羅索，除非面試出題的是個老學(xué)究。IC設(shè)計的話需要熟悉的軟件:Cadence,Synopsys,Avant，UNIX當(dāng)然也要大概會操作。32、unix命令cp-r,rm,uname。（揚智電子筆試）2、 如何成為IC設(shè)計高手？如何提高自己的設(shè)計能力？自己的感受是，IC設(shè)計不同于一般的板級電子設(shè)計，由于流片的投資更大，復(fù)雜度更高，系統(tǒng)性更強(qiáng)，所以學(xué)習(xí)起來也有些更有意思的地方。這里就斗膽跳過基本電子知識的方面，單就一些特別的地方來表達(dá)一下個體的感受。首先，作為初學(xué)者，需要了解的是IC設(shè)計的基本流程。應(yīng)該做到以下幾點：基本清楚系統(tǒng)、前端、后端設(shè)計和驗證的過程，IC設(shè)計同半導(dǎo)體物理、通信或多媒體系統(tǒng)設(shè)計之間的關(guān)系，了解數(shù)字電路、混合信號的基本設(shè)計過程，弄清楚ASIC，COT這些基本的行業(yè)模式。竊以為這點對于培養(yǎng)興趣，建立自己未來的技術(shù)生涯規(guī)劃是十分重要的。學(xué)習(xí)基本的設(shè)計知識，建議讀一下臺灣CIC的一些設(shè)計教材，很多都是經(jīng)典的總結(jié)。EDA技術(shù)的學(xué)習(xí)：對于IC設(shè)計者來說，EDA工具意義重大，透過EDA工具商的推介，能夠了解到新的設(shè)計理念。國內(nèi)不少IC設(shè)計者，是單純從EDA的角度被帶入IC設(shè)計領(lǐng)域的，也有很多的設(shè)計者在沒有接觸到深亞微米工藝的時候，也是通過EDA廠家的推廣培訓(xùn)建立基本概念。同時，對一些高難度的設(shè)計，識別和選擇工具也是十分重要的。如果你希望有較高的設(shè)計水平，積累經(jīng)驗是一個必需的過程。經(jīng)驗積累的效率是有可能提高的。以下幾點可以參考：1、學(xué)習(xí)借鑒一些經(jīng)典設(shè)計，其中的許多細(xì)節(jié)是使你的設(shè)計成為產(chǎn)品時必需注意的。有些可能是為了適應(yīng)工藝參數(shù)的變化，有些可能是為了加速開關(guān)過程，有些可能是為了保證系統(tǒng)的穩(wěn)定性等。通過訪真細(xì)細(xì)觀察這些細(xì)節(jié)，既有收益，也會有樂趣。項目組之間，尤其是項目組成員之間經(jīng)常交流，可避免犯同樣錯誤。2、查文獻(xiàn)資料是一個好方法。同"老師傅"一同做項目積累經(jīng)驗也較快。如果有機(jī)會參加一些有很好設(shè)計背景的人做的培訓(xùn)，最好是互動式的，也會有較好的收獲。3、當(dāng)你初步完成一項設(shè)計的時侯，應(yīng)當(dāng)做幾項檢查：了解芯片生產(chǎn)廠的工藝,器件模型參數(shù)的變化,并據(jù)此確定進(jìn)行參數(shù)掃描仿真的范圍。了解所設(shè)計產(chǎn)品的實際使用環(huán)境，正確設(shè)置系統(tǒng)仿真的輸入條件與負(fù)載模型。嚴(yán)格執(zhí)行設(shè)計規(guī)則和流程對減少設(shè)計錯誤也很有幫助。4、另外，你需要知識的交流，要重視同前端或系統(tǒng)的交流，深刻理解設(shè)計的約束條件。作為初學(xué)者，往往不太清楚系統(tǒng)，除了通過設(shè)計文檔和會議交流來理解自己的設(shè)計任務(wù)規(guī)范，同系統(tǒng)和前端的溝通是IC設(shè)計必不可少的。所謂設(shè)計技巧，都是在明了約束條件的基礎(chǔ)上而言的，系統(tǒng)或前端的設(shè)計工程師，往往能夠給初學(xué)者很多指導(dǎo)性的意見。5、重視同后端和加工線的交流：IC設(shè)計的復(fù)雜度太高，除了借助EDA工具商的主動推介來建立概念之外，IC設(shè)計者還應(yīng)該主動地同設(shè)計環(huán)節(jié)的上下游，如后端設(shè)計服務(wù)或加工服務(wù)的工程師，工藝工程師之間進(jìn)行主動溝通和學(xué)習(xí)。對于初學(xué)者來說，后端加工廠家往往能夠為他們帶來一些經(jīng)典的基本理念，一些不能犯的錯誤等基本戒條。一些好的后端服務(wù)公司，不僅能提供十分嚴(yán)格的DesignKit，還能夠給出混合信號設(shè)計方面十分有益的指導(dǎo)，幫助初學(xué)者走好起步之路。加工方面的知識，對于IC設(shè)計的"產(chǎn)品化"更是十分關(guān)鍵。6、重視驗證和測試，做一個"偏執(zhí)狂"：IC設(shè)計的風(fēng)險比板級電子設(shè)計來的更大，因此試驗的機(jī)會十分寶貴，"偏執(zhí)狂"的精神，對IC設(shè)計的成功來說十分關(guān)鍵。除了依靠公司成熟的設(shè)計環(huán)境，DesignKit和體制的規(guī)范來保證成功之外，對驗證的重視和深刻理解，是一個IC設(shè)計者能否經(jīng)受壓力和享受成功十分關(guān)鍵的部分。由于流片的機(jī)會相對不多，因此找機(jī)會更多地參與和理解測試，對產(chǎn)品成功和失敗的認(rèn)真總結(jié)與分析，是一個IC設(shè)計者成長的必經(jīng)之路。同行交流以與工作環(huán)境的重要性：IC設(shè)計的復(fù)雜性和技術(shù)的快速發(fā)展，使得同行之間的交流十分關(guān)鍵，多參與一些適合自己水平的討論組和行業(yè)會議，對提高水平也是十分有益的。通過同行之間的交流，還可以發(fā)現(xiàn)環(huán)境對于IC設(shè)計水平的重要影響。公司的財力，產(chǎn)品的方向，項目的難度，很大程度上能夠影響到一個設(shè)計者能夠達(dá)到的最高水平。辯證地認(rèn)識自己的技術(shù)提高和環(huán)境之間的相互關(guān)系，將是國內(nèi)的設(shè)計者在一定的階段會遇到的問題.芯片封裝術(shù)語1、BGA(ballgridarray)球形觸點陳列，表面貼裝型封裝之一。在印刷基板的背面按陳列方式制作出球形凸點用以代替引腳，在印刷基板的正面裝配LSI芯片，然后用模壓樹脂或灌封方法進(jìn)行密封。也稱為凸點陳列載體(PAC)。引腳可超過200，是多引腳LSI用的一種封裝。封裝本體也可做得比QFP(四側(cè)引腳扁平封裝)小。例如，引腳中心距為1.5mm的360引腳BGA僅為31mm見方；而引腳中心距為0.5mm的304引腳QFP為40mm見方。而且BGA不用擔(dān)心QFP那樣的引腳變形問題。該封裝是美國Motorola公司開發(fā)的，首先在便攜式電話等設(shè)備中被采用，今后在美國有可能在個人計算機(jī)中普與。最初，BGA的引腳(凸點)中心距為1.5mm，引腳數(shù)為225?，F(xiàn)在也有一些LSI廠家正在開發(fā)500引腳的BGA。BGA的問題是回流焊后的外觀檢查?，F(xiàn)在尚不清楚是否有效的外觀檢查方法。有的認(rèn)為，由于焊接的中心距較大，連接可以看作是穩(wěn)定的，只能通過功能檢查來處理。美國Motorola公司把用模壓樹脂密封的封裝稱為OMPAC，而把灌封方法密封的封裝稱為GPAC(見OMPAC和GPAC)。2、BQFP(quadflatpackagewithbumper)帶緩沖墊的四側(cè)引腳扁平封裝。QFP封裝之一，在封裝本體的四個角設(shè)置突起(緩沖墊)以防止在運送過程中引腳發(fā)生彎曲變形。美國半導(dǎo)體廠家主要在微處理器和ASIC等電路中采用此封裝。引腳中心距0.635mm，引腳數(shù)從84到196左右(見QFP)。3、碰焊PGA(buttjointpingridarray)表面貼裝型PGA的別稱(見表面貼裝型PGA)。4、C－(ceramic)表示陶瓷封裝的記號。例如，CDIP表示的是陶瓷DIP。是在實際中經(jīng)常使用的記號。5、Cerdip用玻璃密封的陶瓷雙列直插式封裝，用于ECLRAM，DSP(數(shù)字信號處理器)等電路。帶有玻璃窗口的Cerdip用于紫外線擦除型EPROM以與內(nèi)部帶有EPROM的微機(jī)電路等。引腳中心距2.54mm，引腳數(shù)從8到42。在日本，此封裝表示為DIP－G(G即玻璃密封的意思)。6、Cerquad表面貼裝型封裝之一，即用下密封的陶瓷QFP，用于封裝DSP等的邏輯LSI電路。帶有窗口的Cerquad用于封裝EPROM電路。散熱性比塑料QFP好，在自然空冷條件下可容許1.5～2W的功率。但封裝成本比塑料QFP高3～5倍。引腳中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等多種規(guī)格。引腳數(shù)從32到368。7、CLCC(ceramicleadedchipcarrier)帶引腳的陶瓷芯片載體，表面貼裝型封裝之一，引腳從封裝的四個側(cè)面引出，呈丁字形。帶有窗口的用于封裝紫外線擦除型EPROM以與帶有EPROM的微機(jī)電路等。此封裝也稱為QFJ、QFJ－G(見QFJ)。8、COB(chiponboard)板上芯片封裝，是裸芯片貼裝技術(shù)之一，半導(dǎo)體芯片交接貼裝在印刷線路板上，芯片與基板的電氣連接用引線縫合方法實現(xiàn)，芯片與基板的電氣連接用引線縫合方法實現(xiàn)，并用樹脂覆蓋以確?？煽啃?。雖然COB是最簡單的裸芯片貼裝技術(shù)，但它的封裝密度遠(yuǎn)不如TAB和倒片焊技術(shù)。9、DFP(dualflatpackage)雙側(cè)引腳扁平封裝。是SOP的別稱(見SOP)。以前曾有此稱法，現(xiàn)在已基本上不用。10、DIC(dualin-lineceramicpackage)陶瓷DIP(含玻璃密封)的別稱(見DIP).11、DIL(dualin-line)DIP的別稱(見DIP)。歐洲半導(dǎo)體廠家多用此名稱。12、DIP(dualin-linepackage)雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側(cè)引出，封裝材料有塑料和陶瓷兩種。DIP是最普與的插裝型封裝，應(yīng)用范圍包括標(biāo)準(zhǔn)邏輯IC，存貯器LSI，微機(jī)電路等。引腳中心距2.54mm，引腳數(shù)從6到64。封裝寬度通常為15.2mm。有的把寬度為7.52mm和10.16mm的封裝分別稱為skinnyDIP和slimDIP(窄體型DIP)。但多數(shù)情況下并不加區(qū)分，只簡單地統(tǒng)稱為DIP。另外，用低熔點玻璃密封的陶瓷DIP也稱為cerdip(見cerdip)。13、DSO(dualsmallout-lint)雙側(cè)引腳小外形封裝。SOP的別稱(見SOP)。部分半導(dǎo)體廠家采用此名稱。14、DICP(dualtapecarrierpackage)雙側(cè)引腳帶載封裝。TCP(帶載封裝)之一。引腳制作在絕緣帶上并從封裝兩側(cè)引出。由于利用的是TAB(自動帶載焊接)技術(shù)，封裝外形非常薄。常用于液晶顯示驅(qū)動LSI，但多數(shù)為定制品。另外，0.5mm厚的存儲器LSI簿形封裝正處于開發(fā)階段。在日本，按照EIAJ(日本電子機(jī)械工業(yè))會標(biāo)準(zhǔn)規(guī)定，將DICP命名為DTP。15、DIP(dualtapecarrierpackage)同上。日本電子機(jī)械工業(yè)會標(biāo)準(zhǔn)對DTCP的命名(見DTCP)。16、FP(flatpackage)扁平封裝。表面貼裝型封裝之一。QFP或SOP(見QFP和SOP)的別稱。部分半導(dǎo)體廠家采用此名稱。17、flip-chip倒焊芯片。裸芯片封裝技術(shù)之一，在LSI芯片的電極區(qū)制作好金屬凸點，然后把金屬凸點與印刷基板上的電極區(qū)進(jìn)行壓焊連接。封裝的占有面積基本上與芯片尺寸相同。是所有封裝技術(shù)中體積最小、最薄的一種。但如果基板的熱膨脹系數(shù)與LSI芯片不同，就會在接合處產(chǎn)生反應(yīng)，從而影響連接的可靠性。因此必須用樹脂來加固LSI芯片，并使用熱膨脹系數(shù)基本相同的基板材料。18、FQFP(finepitchquadflatpackage)小引腳中心距QFP。通常指引腳中心距小于0.65mm的QFP(見QFP)。部分導(dǎo)導(dǎo)體廠家采用此名稱。19、CPAC(globetoppadarraycarrier)美國Motorola公司對BGA的別稱(見BGA)。20、CQFP(quadfiatpackagewithguardring)帶保護(hù)環(huán)的四側(cè)引腳扁平封裝。塑料QFP之一，引腳用樹脂保護(hù)環(huán)掩蔽，以防止彎曲變形。在把LSI組裝在印刷基板上之前，從保護(hù)環(huán)處切斷引腳并使其成為海鷗翼狀(L形狀)。這種封裝在美國Motorola公司已批量生產(chǎn)。引腳中心距0.5mm，引腳數(shù)最多為208左右。21、H-(withheatsink)表示帶散熱器的標(biāo)記。例如，HSOP表示帶散熱器的SOP。22、pingridarray(surfacemounttype)表面貼裝型PGA。通常PGA為插裝型封裝，引腳長約3.4mm。表面貼裝型PGA在封裝的底面有陳列狀的引腳，其長度從1.5mm到2.0mm。貼裝采用與印刷基板碰焊的方法，因而也稱為碰焊PGA。因為引腳中心距只有1.27mm，比插裝型PGA小一半，所以封裝本體可制作得不怎么大，而引腳數(shù)比插裝型多(250～528)，是大規(guī)模邏輯LSI用的封裝。封裝的基材有多層陶瓷基板和玻璃環(huán)氧樹脂印刷基數(shù)。以多層陶瓷基材制作封裝已經(jīng)實用化。23、JLCC(J-leadedchipcarrier)J形引腳芯片載體。指帶窗口CLCC和帶窗口的陶瓷QFJ的別稱(見CLCC和QFJ)。部分半導(dǎo)體廠家采用的名稱。24、LCC(Leadlesschipcarrier)無引腳芯片載體。指陶瓷基板的四個側(cè)面只有電極接觸而無引腳的表面貼裝型封裝。是高速和高頻IC用封裝，也稱為陶瓷QFN或QFN－C(見QFN)。25、LGA(landgridarray)觸點陳列封裝。即在底面制作有陣列狀態(tài)坦電極觸點的封裝。裝配時插入插座即可?，F(xiàn)已實用的有227觸點(1.27mm中心距)和447觸點(2.54mm中心距)的陶瓷LGA，應(yīng)用于高速邏輯LSI電路。LGA與QFP相比，能夠以比較小的封裝容納更多的輸入輸出引腳。另外，由于引線的阻抗小，對于高速LSI是很適用的。但由于插座制作復(fù)雜，成本高，現(xiàn)在基本上不怎么使用。預(yù)計今后對其需求會有所增加。26、LOC(leadonchip)芯片上引線封裝。LSI封裝技術(shù)之一，引線框架的前端處于芯片上方的一種結(jié)構(gòu)，芯片的中心附近制作有凸焊點，用引線縫合進(jìn)行電氣連接。與原來把引線框架布置在芯片側(cè)面附近的結(jié)構(gòu)相比，在相同大小的封裝中容納的芯片達(dá)1mm左右寬度。27、LQFP(lowproflatpackage)薄型QFP。指封裝本體厚度為1.4mm的QFP，是日本電子機(jī)械工業(yè)會根據(jù)制定的新QFP外形規(guī)格所用的名稱。28、L－QUAD陶瓷QFP之一。封裝基板用氮化鋁，基導(dǎo)熱率比氧化鋁高7～8倍，具有較好的散熱性。封裝的框架用氧化鋁，芯片用灌封法密封，從而抑制了成本。是為邏輯LSI開發(fā)的一種封裝，在自然空冷條件下可容許W3的功率。現(xiàn)已開發(fā)出了208引腳(0.5mm中心距)和160引腳(0.65mm中心距)的LSI邏輯用封裝，并于1993年10月開始投入批量生產(chǎn)。29、MCM(multi-chipmodule)多芯片組件。將多塊半導(dǎo)體裸芯片組裝在一塊布線基板上的一種封裝。根據(jù)基板材料可分為MCM－L，MCM－C和MCM－D三大類。MCM－L是使用通常的玻璃環(huán)氧樹脂多層印刷基板的組件。布線密度不怎么高，成本較低。MCM－C是用厚膜技術(shù)形成多層布線，以陶瓷(氧化鋁或玻璃陶瓷)作為基板的組件，與使用多層陶瓷基板的厚膜混合IC類似。兩者無明顯差別。布線密度高于MCM－L。MCM－D是用薄膜技術(shù)形成多層布線，以陶瓷(氧化鋁或氮化鋁)或Si、Al作為基板的組件。布線密謀在三種組件中是最高的，但成本也高。30、MFP(miniflatpackage)小形扁平封裝。塑料SOP或SSOP的別稱(見SOP和SSOP)。部分半導(dǎo)體廠家采用的名稱。31、MQFP(metricquadflatpackage)按照J(rèn)EDEC(美國聯(lián)合電子設(shè)備委員會)標(biāo)準(zhǔn)對QFP進(jìn)行的一種分類。指引腳中心距為0.65mm、本體厚度為3.8mm～2.0mm的標(biāo)準(zhǔn)QFP(見QFP)。32、MQUAD(metalquad)美國Olin公司開發(fā)的一種QFP封裝。基板與封蓋均采用鋁材，用粘合劑密封。在自然空冷條件下可容許2.5W～2.8W的功率。日本新光電氣工業(yè)公司于1993年獲得特許開始生產(chǎn)。33、MSP(minisquarepackage)QFI的別稱(見QFI)，在開發(fā)初期多稱為MSP。QFI是日本電子機(jī)械工業(yè)會規(guī)定的名稱。34、OPMAC(overmoldedpadarraycarrier)模壓樹脂密封凸點陳列載體。美國Motorola公司對模壓樹脂密封BGA采用的名稱(見BGA)。35、P－(plastic)表示塑料封裝的記號。如PDIP表示塑料DIP。36、PAC(padarraycarrier)凸點陳列載體，BGA的別稱(見BGA)。37、PCLP(printedcircuitboardleadlesspackage)印刷電路板無引線封裝。日本富士通公司對塑料QFN(塑料LCC)采用的名稱(見QFN)。引腳中心距有0.55mm和0.4mm兩種規(guī)格。目前正處于開發(fā)階段。38、PFPF(plasticflatpackage)塑料扁平封裝。塑料QFP的別稱(見QFP)。部分LSI廠家采用的名稱。39、PGA(pingridarray)陳列引腳封裝。插裝型封裝之一，其底面的垂直引腳呈陳列狀排列。封裝基材基本上都采用多層陶瓷基板。在未專門表示出材料名稱的情況下，多數(shù)為陶瓷PGA，用于高速大規(guī)模邏輯LSI電路。成本較高。引腳中心距通常為2.54mm，引腳數(shù)從64到447左右。了為降低成本，封裝基材可用玻璃環(huán)氧樹脂印刷基板代替。也有64～256引腳的塑料PGA。另外，還有一種引腳中心距為1.27mm的短引腳表面貼裝型PGA(碰焊PGA)。(見表面貼裝型PGA)。40、piggyback馱載封裝。指配有插座的陶瓷封裝，形關(guān)與DIP、QFP、QFN相似。在開發(fā)帶有微機(jī)的設(shè)備時用于評價程序確認(rèn)操作。例如，將EPROM插入插座進(jìn)行調(diào)試。這種封裝基本上都是定制品，市場上不怎么流通。41、PLCC(plasticleadedchipcarrier)帶引線的塑料芯片載體。表面貼裝型封裝之一。引腳從封裝的四個側(cè)面引出，呈丁字形，是塑料制品。美國德克薩斯儀器公司首先在64k位DRAM和256kDRAM中采用，現(xiàn)在已經(jīng)普與用于邏輯LSI、DLD(或程邏輯器件)等電路。引腳中心距1.27mm，引腳數(shù)從18到84。J形引腳不易變形，比QFP容易操作，但焊接后的外觀檢查較為困難。PLCC與LCC(也稱QFN)相似。以前，兩者的區(qū)別僅在于前者用塑料，后者用陶瓷。但現(xiàn)在已經(jīng)出現(xiàn)用陶瓷制作的J形引腳封裝和用塑料制作的無引腳封裝(標(biāo)記為塑料LCC、PCLP、P－LCC等)，已經(jīng)無法分辨。為此，日本電子機(jī)械工業(yè)會于1988年決定，把從四側(cè)引出J形引腳的封裝稱為QFJ，把在四側(cè)帶有電極凸點的封裝稱為QFN(見QFJ和QFN)。42、P－LCC(plasticteadlesschipcarrier)(plasticleadedchipcurrier)有時候是塑料QFJ的別稱，有時候是QFN(塑料LCC)的別稱(見QFJ和QFN)。部分LSI廠家用PLCC表示帶引線封裝，用P－LCC表示無引線封裝，以示區(qū)別。43、QFH(quadflathighpackage)四側(cè)引腳厚體扁平封裝。塑料QFP的一種，為了防止封裝本體斷裂，QFP本體制作得較厚(見QFP)。部分半導(dǎo)體廠家采用的名稱。44、QFI(quadflatI-leadedpackgac)四側(cè)I形引腳扁平封裝。表面貼裝型封裝之一。引腳從封裝四個側(cè)面引出，向下呈I字。也稱為MSP(見MSP)。貼裝與印刷基板進(jìn)行碰焊連接。由于引腳無突出部分，貼裝占有面積小于QFP。日立制作所為視頻模擬IC開發(fā)并使用了這種封裝。此外，日本的Motorola公司的PLLIC也采用了此種封裝。引腳中心距1.27mm，引腳數(shù)從18于68。45、QFJ(quadflatJ-leadedpackage)四側(cè)J形引腳扁平封裝。表面貼裝封裝之一。引腳從封裝四個側(cè)面引出，向下呈J字形。是日本電子機(jī)械工業(yè)會規(guī)定的名稱。引腳中心距1.27mm。材料有塑料和陶瓷兩種。塑料QFJ多數(shù)情況稱為PLCC(見PLCC)，用于微機(jī)、門陳列、DRAM、ASSP、OTP等電路。引腳數(shù)從18至84。陶瓷QFJ也稱為CLCC、JLCC(見CLCC)。帶窗口的封裝用于紫外線擦除型EPROM以與帶有EPROM的微機(jī)芯片電路。引腳數(shù)從32至84。46、QFN(quadflatnon-leadedpackage)四側(cè)無引腳扁平封裝。表面貼裝型封裝之一?，F(xiàn)在多稱為LCC。QFN是日本電子機(jī)械工業(yè)會規(guī)定的名稱。封裝四側(cè)配置有電極觸點，由于無引腳，貼裝占有面積比QFP小，高度比QFP低。但是，當(dāng)印刷基板與封裝之間產(chǎn)生應(yīng)力時，在電極接觸處就不能得到緩解。因此電極觸點難于作到QFP的引腳那樣多，一般從14到100左右。材料有陶瓷和塑料兩種。當(dāng)有LCC標(biāo)記時基本上都是陶瓷QFN。電極觸點中心距1.27mm。塑料QFN是以玻璃環(huán)氧樹脂印刷基板基材的一種低成本封裝。電極觸點中心距除1.27mm外，還有0.65mm和0.5mm兩種。這種封裝也稱為塑料LCC、PCLC、P－LCC等。47、QFP(quadflatpackage)四側(cè)引腳扁平封裝。表面貼裝型封裝之一，引腳從四個側(cè)面引出呈海鷗翼(L)型?；挠刑沾?、金屬和塑料三種。從數(shù)量上看，塑料封裝占絕大部分。當(dāng)沒有特別表示出材料時，多數(shù)情況為塑料QFP。塑料QFP是最普與的多引腳LSI封裝。不僅用于微處理器，門陳列等數(shù)字邏輯LSI電路，而且也用于VTR信號處理音響信號處理等模擬LSI電路。引腳中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm等多種規(guī)格。0.65mm中心距規(guī)格中最多引腳數(shù)為304。日本將引腳中心距小于0.65mm的QFP稱為QFP(FP)。但現(xiàn)在日本電子機(jī)械工業(yè)會對QFP的外形規(guī)格進(jìn)行了重新評價。在引腳中心距上不加區(qū)別，而是根據(jù)封裝本體厚度分為QFP(2.0mm～3.6mm厚)、LQFP(1.4mm厚)和TQFP(1.0mm厚)三種。另外，有的LSI廠家把引腳中心距為0.5mm的QFP專門稱為收縮型QFP或SQFP、VQFP。但有的廠家把引腳中心距為0.65mm與0.4mm的QFP也稱為SQFP，至使名稱稍有一些混亂。QFP的缺點是，當(dāng)引腳中心距小于0.65mm時，引腳容易彎曲。為了防止引腳變形，現(xiàn)已出現(xiàn)了幾種改進(jìn)的QFP品種。如封裝的四個角帶有樹指緩沖墊的BQFP(見BQFP)；帶樹脂保護(hù)環(huán)覆蓋引腳前端的GQFP(見GQFP)；在封裝本體里設(shè)置測試凸點、放在防止引腳變形的專用夾具里就可進(jìn)行測試的TPQFP(見TPQFP)。在邏輯LSI方面，不少開發(fā)品和高可靠品都封裝在多層陶瓷QFP里。引腳中心距最小為0.4mm、引腳數(shù)最多為348的產(chǎn)品也已問世。此外，也有用玻璃密封的陶瓷QFP(見Gerqad)。48、QFP(FP)(QFPfinepitch)小中心距QFP。日本電子機(jī)械工業(yè)會標(biāo)準(zhǔn)所規(guī)定的名稱。指引腳中心距為0.55mm、0.4mm、0.3mm等小于0.65mm的QFP(見QFP)。49、QIC(quadin-lineceramicpackage)陶瓷QFP的別稱。部分半導(dǎo)體廠家采用的名稱(見QFP、Cerquad)。50、QIP(quadin-lineplasticpackage)塑料QFP的別稱。部分半導(dǎo)體廠家采用的名稱(見QFP)。51、QTCP(quadtapecarrierpackage)四側(cè)引腳帶載封裝。TCP封裝之一，在絕緣帶上形成引腳并從封裝四個側(cè)面引出。是利用TAB技術(shù)的薄型封裝(見TAB、TCP)。52、QTP(quadtapecarrierpackage)四側(cè)引腳帶載封裝。日本電子機(jī)械工業(yè)會于1993年4月對QTCP所制定的外形規(guī)格所用的名稱(見TCP)。53、QUIL(quadin-line)QUIP的別稱(見QUIP)。54、QUIP(quadin-linepackage)四列引腳直插式封裝。引腳從封裝兩個側(cè)面引出，每隔一根交錯向下彎曲成四列。引腳中心距1.27mm，當(dāng)插入印刷基板時，插入中心距就變成2.5mm。因此可用于標(biāo)準(zhǔn)印刷線路板。是比標(biāo)準(zhǔn)DIP更小的一種封裝。日本電氣公司在臺式計算機(jī)和家電產(chǎn)品等的微機(jī)芯片中采用了些種封裝。材料有陶瓷和塑料兩種。引腳數(shù)64。55、SDIP(shrinkdualin-linepackage)收縮型DIP。插裝型封裝之一，形狀與DIP相同，但引腳中心距(1.778mm)小于DIP(2.54mm)，因而得此稱呼。引腳數(shù)從14到90。也有稱為SH－DIP的。材料有陶瓷和塑料兩種。56、SH－DIP(shrinkdualin-linepackage)同SDIP。部分半導(dǎo)體廠家采用的名稱。57、SIL(singlein-line)SIP的別稱(見SIP)。歐洲半導(dǎo)體廠家多采用SIL這個名稱。58、SIMM(singlein-linememorymodule)單列存貯器組件。只在印刷基板的一個側(cè)面附近配有電極的存貯器組件。通常指插入插座的組件。標(biāo)準(zhǔn)SIMM有中心距為2.54mm的30電極和中心距為1.27mm的72電極兩種規(guī)格。在印刷基板的單面或雙面裝有用SOJ封裝的1兆位與4兆位DRAM的SIMM已經(jīng)在個人計算機(jī)、工作站等設(shè)備中獲得廣泛應(yīng)用。至少有30～40％的DRAM都裝配在SIMM里。59、SIP(singlein-linepackage)單列直插式封裝。引腳從封裝一個側(cè)面引出，排列成一條直線。當(dāng)裝配到印刷基板上時封裝呈側(cè)立狀。引腳中心距通常為2.54mm，引腳數(shù)從2至23，多數(shù)為定制產(chǎn)品。封裝的形狀各異。也有的把形狀與ZIP相同的封裝稱為SIP。60、SK－DIP(skinnydualin-linepackage)DIP的一種。指寬度為7.62mm、引腳中心距為2.54mm的窄體DIP。通常統(tǒng)稱為DIP(見DIP)。61、SL－DIP(slimdualin-linepackage)DIP的一種。指寬度為10.16mm，引腳中心距為2.54mm的窄體DIP。通常統(tǒng)稱為DIP。62、SMD(surfacemountdevices)表面貼裝器件。偶而，有的半導(dǎo)體廠家把SOP歸為SMD(見SOP)。63、SO(smallout-line)SOP的別稱。世界上很多半導(dǎo)體廠家都采用此別稱。(見SOP)。64、SOI(smallout-lineI-leadedpackage)I形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝雙側(cè)引出向下呈I字形，中心距1.27mm。貼裝占有面積小于SOP。日立公司在模擬IC(電機(jī)驅(qū)動用IC)中采用了此封裝。引腳數(shù)26。65、SOIC(smallout-lineintegratedcircuit)SOP的別稱(見SOP)。國外有許多半導(dǎo)體廠家采用此名稱。66、SOJ(SmallOut-LineJ-LeadedPackage)J形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝兩側(cè)引出向下呈J字形，故此得名。通常為塑料制品，多數(shù)用于DRAM和SRAM等存儲器LSI電路，但絕大部分是DRAM。用SOJ封裝的DRAM器件很多都裝配在SIMM上。引腳中心距1.27mm，引腳數(shù)從20至40(見SIMM)。67、SQL(SmallOut-LineL-leadedpackage)按照J(rèn)EDEC(美國聯(lián)合電子設(shè)備工程委員會)標(biāo)準(zhǔn)對SOP所采用的名稱(見SOP)。68、SONF(SmallOut-LineNon-Fin)無散熱片的SOP。與通常的SOP相同。為了在功率IC封裝中表示無散熱片的區(qū)別，有意增添了NF(non-fin)標(biāo)記。部分半導(dǎo)體廠家采用的名稱(見SOP)。69、SOF(smallOut-Linepackage)小外形封裝。表面貼裝型封裝之一，引腳從封裝兩側(cè)引出呈海鷗翼狀(L字形)。材料有塑料和陶瓷兩種。另外也叫SOL和DFP。SOP除了用于存儲器LSI外，也廣泛用于規(guī)模不太大的ASSP等電路。在輸入輸出端子不超過10～40的領(lǐng)域，SOP是普與最廣的表面貼裝封裝。引腳中心距1.27mm，引腳數(shù)從8～44。另外，引腳中心距小于1.27mm的SOP也稱為SSOP；裝配高度不到1.27mm的SOP也稱為TSOP(見SSOP、TSOP)。還有一種帶有散熱片的SOP。70、SOW(SmallOutlinePackage(Wide-Jype))寬體SOP。部分半導(dǎo)體廠家采用的名稱。目前，集成電路蓬勃發(fā)展，在集成電路設(shè)