集成電路設(shè)計(jì)（第4版）試卷及答案 卷1

PAGE共5頁第2頁學(xué)號(hào)姓名學(xué)號(hào)姓名密封線一、選擇題（答案可能不唯一）（10分）1.在一般的制程中，下列材料集成電阻，方塊電阻（SheetResistance）最大的是(B)A.擴(kuò)散電阻B.阱電阻 C.多晶硅電阻D.鋁層連線電阻2.下列關(guān)于Latchup效應(yīng)說法不正確的是（AD）A.襯底耦合噪聲是造成Latchup問題的原因之一。B.Latchup效應(yīng)在電路上可以解釋為CMOS集成電路中寄生三極管構(gòu)成的正反饋電路。C.Latchup效應(yīng)與兩個(gè)寄生三極管的放大系數(shù)有關(guān)。D.Latchup效應(yīng)與阱和襯底的摻雜濃度無關(guān)。3.耗盡型NMOS晶體管的閾值電壓（D）A．大于零 B．等于零 C．大于0.7V D．小于零4.在做集成電路的多晶硅電容設(shè)計(jì)時(shí)，要計(jì)算每個(gè)電容的容值，那么電容的面積大小是怎樣計(jì)算的？（C）A．第一層多晶硅的面積B.第二層多晶硅的面積C.二層多晶硅重疊后的面積5.下列關(guān)于DRC文件說明正確的是（AC）ADRC文件中定義了各個(gè)層之間的邏輯操作，關(guān)系操作等。BDRC的工作原理是統(tǒng)一的，因此一個(gè)DRC文件可以用于各種不同的DRC工具。CDRC文件是使用來指導(dǎo)工具對(duì)版圖進(jìn)行設(shè)計(jì)規(guī)則檢查的腳本文件。二、名詞解釋：摩爾定律MOS工藝的特征尺寸(10分)摩爾（Moore）定律：MOS器件的體效應(yīng):集成電路的集成度，即芯片上晶體管的數(shù)目，每隔18個(gè)月增加一倍或每3年翻兩番。MOS工藝的特征尺寸：指該MOS工藝能夠?qū)崿F(xiàn)的最小幾何尺寸，通常用MOS器件的最小柵長(zhǎng)來表征該MOS工藝的特征尺寸。三、畫出MOSFET的基本結(jié)構(gòu)，寫出MOSFET的基本電流方程，為什么說MOSFET是平方率器件？(10分)圖1MOS晶體管的基本結(jié)構(gòu)線性區(qū)：Ids==·飽和區(qū)：Ids=·所以說MOSFET是平方率器件四、簡(jiǎn)述MOSFET溝道長(zhǎng)度調(diào)制效應(yīng)，在電路設(shè)計(jì)中如何減小這一效應(yīng)。(15分)簡(jiǎn)化的MOS原理中，認(rèn)為飽和后，電流不再增加。事實(shí)上，飽和區(qū)中，當(dāng)Vds增加時(shí)，Ids仍然增加的。這是因?yàn)闇系纼啥说暮谋M區(qū)的寬度增加了，而反型層上的飽和電壓不變，溝道距離減小了，于是溝道中水平電場(chǎng)增強(qiáng)了，增加了電流。故器件的有效溝道長(zhǎng)度為，L'=L式中是漏極區(qū)的耗盡區(qū)的寬度，如圖1所示。= 6.52)其中VdsVDsat是耗盡區(qū)上的電壓。如果襯底摻雜高，那么這種調(diào)制效應(yīng)就減小了。圖1溝道長(zhǎng)度調(diào)制示意圖五、計(jì)算只用第四層金屬構(gòu)成的焊盤對(duì)地電容及使用第四層金屬和第三層金屬的焊盤對(duì)地的電容。假設(shè)焊盤尺寸為75um×75um,所用的電容參數(shù)如下圖所示。（10分）對(duì)只用第四層金屬的焊盤，Ctot=752×6+75×4×15=38.25fF對(duì)使用了第四層金屬和第三層金屬的焊盤Ctot=752×9+75×4×(17＋15)=62.22fF六、試述方塊電容、方塊電阻的概念；假設(shè)在版圖設(shè)計(jì)中，采用多晶硅做電阻，版圖尺寸是3微米乘6微米，如何連接能得到兩種不同阻值的電阻，且兩電阻間的差別是多少？（15分）假定L=6μmW=3μm，則R=R?*L/W=2R?假定L=3μmW=6μm，則R=R?*L/W=1/2R?相差4倍關(guān)系。七、證明下圖所示的E/ENMOS放大器的電壓增益的表達(dá)式為：，其中（W/L）1和（W/L）2分別表示M1和M2的寬長(zhǎng)比。（10分）圖2八、1)畫出CMOS反相器的電路結(jié)構(gòu)（包括襯底和N-Well端）。2)要使CMOS反相器有相同的上升、下降時(shí)間，NMOS和PMOS的尺寸要滿足什么要求（假設(shè)它們的閾值電壓絕對(duì)值相等）？3)寫出電路的SPICE語言描述（柵長(zhǎng)取1微米，柵寬取大于1微米合適參數(shù)，NMOS模型名NM1,PMOS模型名PM1,注意NMOS與PMOS的不同驅(qū)動(dòng)能力）4)畫出基本的版圖(20分)答：1)標(biāo)準(zhǔn)的CMOS反相器電路如圖所示。圖4標(biāo)準(zhǔn)的CMOS反相器2)有相同的上升、下降時(shí)間，兩個(gè)電流必須相等，即Idsn=Isdp，所以如果n=p，且有Vtn=-Vtp，則有Vi=Vdd/2，但是，n(2-3)p，所以應(yīng)有Wp/Lp2.5Wn/Lnvddvdd05vxcmospvo