高級篇基于matlabdds信號發(fā)生器頻率可調(diào)參考fpgadds設(shè)計_第1頁
高級篇基于matlabdds信號發(fā)生器頻率可調(diào)參考fpgadds設(shè)計_第2頁
高級篇基于matlabdds信號發(fā)生器頻率可調(diào)參考fpgadds設(shè)計_第3頁
高級篇基于matlabdds信號發(fā)生器頻率可調(diào)參考fpgadds設(shè)計_第4頁
高級篇基于matlabdds信號發(fā)生器頻率可調(diào)參考fpgadds設(shè)計_第5頁
已閱讀5頁，還剩8頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

一、實驗名稱：基于FPGADDS設(shè)計一個直接數(shù)字頻率合成一、實驗名稱：基于FPGADDS設(shè)計一個直接數(shù)字頻率合成(DDS，DirectDigitalSynthesis)，DDS新型的頻率合成技術(shù)。DDSDACDDS本實驗有三個輸入端口，88鍵，88個開關(guān)按鍵，系統(tǒng)時鐘輸入端8D/A的輸入端口。FPGA板上的時鐘頻率為50MHz105MHz再使用。1.DDSDDSDAC1：DDS1：DDS1DDSCPLD/FPGAMDDS輸出正(余)ROM中，內(nèi)部存有一個周期的正弦波信號的數(shù)字幅度信息，每個查找址信息映射成正(余)DAC的輸入端，DAC(LPF)，可得到一個頻譜純凈的DDSclk，NMN相加，把相加后的結(jié)果送至累M相加；另一方面將這個值作為取樣地址值送入幅度/相位轉(zhuǎn)換電路，此電D/A轉(zhuǎn)換器和低通濾波器將波形DDS輸出信號的頻率由下式?jīng)Q定：q=(2M2N)×clk2M代表基準時鐘頻率)MDDS的頻率分辨率定義為：q=clk2N由于基準時鐘一口（16個開關(guān)按鍵），8口（16個開關(guān)按鍵），8位數(shù)據(jù)輸出端口（D/A8位輸入端口），復位輸入端（接一個按鍵），分頻后的時鐘輸出（D/A的時鐘輸入）。（50MHZ）址地址，N=N+M；address=N+PN0；M位頻率控制字；address為尋址地址。模塊端口有：時鐘輸入端口（5MHz時入端口），地址輸出端口（rom模塊，8位）。址地址，N=N+M；address=N+PN0；M位頻率控制字；address為尋址地址。模塊端口有：時鐘輸入端口（5MHz時入端口），地址輸出端口（rom模塊，8位）。81928的正弦波形數(shù)字信號（255）%存儲單元數(shù)%8位%0~pi/2Sin值%以"wt"的形式打開,\n%sinrom.hexfprintf(fidc,'data_radix=分頻后時鐘romfprintf(fidc,'%d\n',round(125*sin(pi*(x-quartusMATLABrom應(yīng)的.Vrom模塊。本模塊的功能是通過傳送過來的地址，查找地址所fprintf(fidc,'%d\n',round(125*sin(pi*(x-quartusMATLABrom應(yīng)的.Vrom模塊。本模塊的功能是通過傳送過來的地址，查找地址所端口（8位）。分頻后

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論