人工智能芯片設(shè)計(jì)第1章-緒論_第1頁(yè)
人工智能芯片設(shè)計(jì)第1章-緒論_第2頁(yè)
人工智能芯片設(shè)計(jì)第1章-緒論_第3頁(yè)
人工智能芯片設(shè)計(jì)第1章-緒論_第4頁(yè)
人工智能芯片設(shè)計(jì)第1章-緒論_第5頁(yè)
已閱讀5頁(yè),還剩5頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第一章:導(dǎo)論人工智能芯片設(shè)計(jì)ArtificialIntelligenceChipDesign1.1半導(dǎo)體芯片技術(shù)概論2ArtificialIntelligenceChipDesign,

Lecture

01:

Introduction半導(dǎo)體材料是一種將半導(dǎo)體材料制成電子元器件的技術(shù)大多數(shù)電子元器件的基本原材料——硅(Si)二維表示的硅晶體結(jié)構(gòu)硅晶體的晶胞硅晶體中的電子和空穴半導(dǎo)體的摻雜過(guò)程1.1半導(dǎo)體芯片技術(shù)概論3ArtificialIntelligenceChipDesign,

Lecture

01:

IntroductionPN結(jié)二極管p型n型正極負(fù)極P-N節(jié)二極管結(jié)構(gòu)及符號(hào)MOS管n+

n+pSi襯底源極柵極漏極p+

p+nSi襯底源極柵極漏極多晶硅SiO2(a)NMOS晶體管(b)PMOS晶體管NMOS晶體管和PMOS晶體管橫截面及符號(hào)P型半導(dǎo)體:摻入三價(jià)元素,空穴為多子,自由電子為少子N型半導(dǎo)體:摻入五價(jià)元素,自由電子為多子,空穴為少子1.1半導(dǎo)體芯片技術(shù)概論4ArtificialIntelligenceChipDesign,

Lecture

01:

Introduction

W

n+

n+

LpSi襯底

1.2集成半導(dǎo)體器件技術(shù)5ArtificialIntelligenceChipDesign,

Lecture

01:

Introduction發(fā)展歷史1947年,JohnBardeen和WalterBrattain在貝爾實(shí)驗(yàn)室發(fā)明了第一個(gè)可用的點(diǎn)接觸晶體管1958年,JackKilby在德州儀器公司制造出第一款以兩個(gè)晶體管構(gòu)成的集成電路觸發(fā)器。Bardeen、Brattain和他們的導(dǎo)師WilliamShockley因?yàn)榫w管的發(fā)明,贏得了1956年的諾貝爾物理學(xué)獎(jiǎng)。Kilby因其對(duì)集成電路的貢獻(xiàn),在2000年獲得了諾貝爾物理學(xué)獎(jiǎng)。1965年,戈登·摩爾觀察到,集成電路上可以容納的晶體管數(shù)目在大約每經(jīng)過(guò)18個(gè)月到24個(gè)月便會(huì)增加一倍。這一觀察結(jié)果被稱為“摩爾定律”。如右圖所示,隨著時(shí)間的推移,英特爾微處理器的時(shí)鐘頻率每隔約34個(gè)月翻一番。1.3工藝技術(shù)與設(shè)計(jì)規(guī)劃6ArtificialIntelligenceChipDesign,

Lecture

01:

IntroductionCMOS工藝:1)晶圓形成直拉法:從純?nèi)刍璧嫩釄逯欣龅膯尉Ч璧膱A柱形經(jīng)過(guò)切割得到2)光刻將光掩模版上的圖形轉(zhuǎn)移到覆蓋在晶圓表面的對(duì)光敏感的材料上去的工藝過(guò)程3)阱和溝道主要有N阱工藝,P阱工藝,雙阱工藝,三阱工藝負(fù)膠光刻三阱工藝的阱結(jié)構(gòu)1.3工藝技術(shù)與設(shè)計(jì)規(guī)劃7ArtificialIntelligenceChipDesign,

Lecture

01:

Introduction版圖(LAYOUT)設(shè)計(jì)規(guī)則:1)阱(WELL)規(guī)則阱規(guī)格可能包括N阱,P阱和深N阱,用于指定放置各種阱的放置2)晶體管(TRANSISTOR)規(guī)則CMOS晶體管通常至少由四個(gè)掩膜版定義——Active、N-select、P-select、多晶硅3)接觸孔(CONTACT)規(guī)則主要有金屬到P-active(P擴(kuò)散),金屬到N-active(n擴(kuò)散),金屬到多晶硅,金屬到阱或襯底襯底接觸孔CMOSN阱工藝晶體管和阱/襯底接觸孔1.3工藝技術(shù)與設(shè)計(jì)規(guī)劃8ArtificialIntelligenceChipDesign,

Lecture

01:

Introduction版圖(LAYOUT)設(shè)計(jì)規(guī)則:4)金屬層(METAL)規(guī)則金屬間距可能隨著金屬線的寬度而變化5)通孔(VIA)規(guī)則各種工藝關(guān)于是否允許將堆疊的通孔放置在多晶硅和擴(kuò)散區(qū)域上可能會(huì)略有不同6)其他規(guī)則多晶硅或金屬的擴(kuò)展超出接觸孔或通孔;不同的柵極硅擴(kuò)展取決于器件的長(zhǎng)度;最大特征寬度;最小特征面積盡管較早的工藝往往是由工藝驅(qū)動(dòng),并且伴隨著內(nèi)容冗長(zhǎng)、豐富的設(shè)計(jì)規(guī)則,但實(shí)際上,工藝已經(jīng)逐漸變得“設(shè)計(jì)者友好”,或者更具體的說(shuō),是“計(jì)算機(jī)友好”(大多數(shù)掩膜版的幾何形狀的設(shè)計(jì)都是算法產(chǎn)生的)7)小結(jié)習(xí)題19ArtificialIntelligence

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論