SoC設計方法與實現(xiàn) 教案-教學設計(1、2) 全異步電路設計、低功耗設計

《SoC設計方法與實現(xiàn)》教學設計對應章節(jié)：7.2全異步電路設計教學目標1.掌握亞穩(wěn)態(tài)的基本概念和產生原因；2.掌握異步控制信號的同步和RTL實現(xiàn)。教學重點異步信號與同步電路交互的基本方法教學難點異步控制信號的同步教學方法與手段講授、板書和幻燈片相結合教學進程中師生互動教師與學生一起討論對異步信號進行同步的基本方法教學內容時間安排1.導入通過回顧之前數(shù)字邏輯電路設計或集成電路設計課程中講解的有關異步電路的基本概念、異步電路和同步電路的區(qū)別，引入本章節(jié)要介紹的關于異步電路設計的相關問題。2.目標給出本次課的學習目標，要求大家：(1).掌握異步電路設計的基本概念；(2).掌握異步信號與同步電路交互的基本方法；(3).掌握異步控制信號的同步和RTL實現(xiàn)。3.前測課前要求同學提前預習本章節(jié)中有關異步電路基本原理以及優(yōu)缺點。開始正式講解本章內容前，通過判斷難題和選題題形式進行前測，了解學生對基本概念的掌握情況。根據(jù)前測結果對教學內容和進度進行微調，如果平均準確度低于85%，則需要多花5-10分鐘對異步電路的基本概念進行回顧。前測題題目如下：(1).判斷題異步設計跟同步設計最大的不同就是它的電路中的數(shù)據(jù)傳輸可以在任何時候發(fā)生，電路中沒有一個全局的或局部的控制時鐘。（）(2).多選題下面關于異步電路設計描述正確的是（）。A.異步電路因為使用握手信號進行模塊間的通信，模塊互連后的功能不會受各個模塊內部延時的影響，更不需要重新修改模塊設計。B.異步電路使用握手信號進行通信，電路的延遲只會影響工作速度，不會影響電路行為，電路的物理設計比較簡單，并且對工藝偏差不敏感。C.異步電路的性能由電路的平均延遲決定，理論上比同步電路可以達到更高的速度。D.異步電路則由數(shù)據(jù)驅動，僅在需要處理數(shù)據(jù)時才消耗能量，具有低功耗的潛力4.章節(jié)內容講授(1).首先通過如圖1所示的波形圖，介紹亞穩(wěn)態(tài)產生的原因。如圖所示，如果異步信號adat的下降沿正好發(fā)生在bclk時鐘的上升沿附近，這樣就違反了觸發(fā)器的建立時間或保持時間，從而第2個觸發(fā)器鎖定了一個不確定的值，這個值可以是1，也可以是0，更有可能是一個物理上的不定態(tài)x——無效電平的狀態(tài)。這種違反了觸發(fā)器保持或建立時間且使觸發(fā)器鎖存到一個無效電平的狀態(tài)稱作亞穩(wěn)態(tài)現(xiàn)象。圖1亞穩(wěn)態(tài)示意圖(2).然后，如下圖2所示，講解通過同步器解決亞穩(wěn)態(tài)的方法。異步信號只有在經過目的時鐘域的兩級觸發(fā)器采樣后，才會對目的時鐘域的后續(xù)電路起作用。這樣的由雙觸發(fā)器構成的異步信號采樣邏輯被稱作同步器（Synchronizer）。如圖2所示，雖然第一級觸發(fā)器（bdat1）在采樣異步信號的時候可能進入亞穩(wěn)態(tài)，但是經過一個時鐘周期的延時，當?shù)诙売|發(fā)器（bdat2）采樣其輸出端信號時，它已經回復到一個有效電平的穩(wěn)定狀態(tài)，從而第二級觸發(fā)器不會再出現(xiàn)亞穩(wěn)態(tài)，從而防止了亞穩(wěn)態(tài)在整個電路中傳播。圖2亞穩(wěn)態(tài)現(xiàn)象的解決辦法(3).最后，講解快時鐘同步慢時鐘域下的異步控制信號和慢時鐘同步快時鐘域下的異步控制信號的RTL代碼，分別如圖3和圖4所示。在講解過程中引導學生，和學生一起討論兩種情況下HDL的實現(xiàn)方案。圖3快時鐘同步慢時鐘信號示意圖圖4慢時鐘同步快時鐘信號示意圖5.后測通過發(fā)布小測驗，檢驗學生課上學習情況，題目如下：(1).請簡要說明亞穩(wěn)態(tài)出現(xiàn)的原因以及避免亞穩(wěn)態(tài)在電路中傳播的方法。(2).請簡述常見的異步控制信號的同步方法。6.總結對本節(jié)課堂教學內容進行總結，并布置作業(yè)。課堂總結：(1).回顧亞穩(wěn)態(tài)產生的原因和解決辦法。(2).梳理異步控制信號的同步方法。(3).布置作業(yè)：采用VerilogHDL實現(xiàn)異步控制信號的同步處理。5分鐘5分鐘5分鐘20分鐘5分鐘5分鐘《SoC設計方法與實現(xiàn)》教學設計對應章節(jié)：11.1～11.4低功耗設計教學目標1.掌握功耗的基本類型；2.掌握常見的低功耗設計技術。教學重點SoC中的低功耗設計技術教學難點SoC中的低功耗設計技術教學方法與手段講授、板書和幻燈片相結合教學內容時間安排1.導入通過講解數(shù)據(jù)中心和移動終端這兩種當前常見的IT基礎設施中存在的嚴重功耗問題，使學生理解進行低功耗設計的必要性和重要性，從而引出本章節(jié)的相關授課內容。2.目標給出本次課的學習目標，要求大家：(1).理解功耗的類型和產生原因；(2).掌握常見的低功耗設計方法；3.章節(jié)內容講授(1).首先給出動態(tài)功耗的基本概念，它是由翻轉電流和短路電流引起的功耗。其中，翻轉電流引起的功耗稱為翻轉功耗，短路電流引起的功耗稱為短路功耗。通過圖1推導動態(tài)功耗的計算公式，，并分析公式中各組成部分含義。圖1CMOS電路中的動態(tài)電流(2).然后，給出靜態(tài)功耗的概念，它主要是由漏電流引起的功耗，其中漏電流由以下幾部分組成：PN結反向電流I1，源極和漏極之間的亞閾值漏電流I2，柵極漏電流I3，柵極和襯底之間的隧道漏電流I4，如圖2所示。警惕啊功耗的計算公式為。圖2漏電流(3).最后，講解常見的低功耗設計方法，包括：工藝優(yōu)化、電壓優(yōu)化、門控時鐘優(yōu)化、門級優(yōu)化。此外，講授如何在SoC中通過軟硬件結合的方法達到降低低功耗的目的。5.后測通過發(fā)布小測驗，檢驗學生課上學習情況，題目如下：(1).下列有關功耗的敘述正確的是（）。多選題A.CMOS電路的功耗由靜態(tài)功耗和動態(tài)功耗兩部分組成。B.負載電容充放電時引起的功耗，稱為動態(tài)功耗。C.漏電流引起的功耗，稱為靜態(tài)功耗。D.動態(tài)功耗又可進一步細分為翻轉功耗和短路功耗。(2).請畫出門控時鐘的結構，并簡