【MOOC】數(shù)字電子技術(shù)基礎(chǔ)-華中科技大學(xué) 中國大學(xué)慕課MOOC答案

【MOOC】數(shù)字電子技術(shù)基礎(chǔ)-華中科技大學(xué)中國大學(xué)慕課MOOC答案第1章數(shù)字邏輯概論測驗題1、【單選題】將二進制數(shù)(101101.11)B轉(zhuǎn)換成十進制數(shù)是本題答案：【45.75】2、【單選題】將二進制數(shù)(101001101100)B轉(zhuǎn)換成十六進制數(shù)是本題答案：【A6C】3、【單選題】將二進制數(shù)(101.101)B轉(zhuǎn)換成八進制數(shù)是本題答案：【5.5】4、【單選題】將十六進制數(shù)(36.D)H轉(zhuǎn)換成十進制數(shù)是本題答案：【54.8125】5、【單選題】十進制數(shù)–10的8位帶符號二進制數(shù)的原碼及補碼表示分別是本題答案：【10001010，11110110】6、【單選題】帶符號二進制補碼01011001和11010011所表示的十進制數(shù)分別為本題答案：【89，–45】7、【單選題】用8位二進制補碼計算12+21所得結(jié)果為本題答案：【00100001】8、【單選題】用8位二進制補碼計算–121–29時，所得結(jié)果產(chǎn)生溢出，若出現(xiàn)溢出，解決辦法是只有進行位擴展。本題答案：【會】9、【單選題】十進制數(shù)8的5421BCD碼表示為。本題答案：【1011】10、【單選題】字符Y的ASCII碼的十六進制數(shù)表示為本題答案：【59】11、【單選題】將十六進制數(shù)(4E.C)H轉(zhuǎn)換成二進制數(shù)是。本題答案：【01001110.11】12、【單選題】8位無符號二進制數(shù)(11111111)B所對應(yīng)的十進制數(shù)是。本題答案：【255】13、【單選題】8位二進制補碼(11111111)B所對應(yīng)的十進制數(shù)真實值是。本題答案：【-1】14、【判斷題】8位無符號二進制數(shù)可以表示的最大十進制數(shù)為256。對嗎？本題答案：【錯誤】15、【判斷題】對于一個帶符號的二進制數(shù)，其最高位表示符號位，其余部分表示數(shù)值位，所以一個用補碼表示的4位帶符號二進制數(shù)1001表示的是十進制數(shù)–1。對嗎？本題答案：【錯誤】16、【判斷題】二進制碼1010轉(zhuǎn)換成格雷碼為1111。對嗎？本題答案：【正確】17、【判斷題】二進制代碼中8421BCD碼、格雷碼等都是有權(quán)碼，而余3碼、余3循環(huán)碼等都是無權(quán)碼。對嗎？本題答案：【錯誤】18、【判斷題】當(dāng)關(guān)注各信號之間的邏輯關(guān)系而不用考慮數(shù)字電路的翻轉(zhuǎn)特性時，可將數(shù)字波形畫成理想的波形。本題答案：【正確】19、【判斷題】本題答案：【錯誤】20、【判斷題】將十進制數(shù)轉(zhuǎn)換為二進制數(shù)，整數(shù)部分和小數(shù)部分需要分開進行。整數(shù)部分的轉(zhuǎn)換方法是連續(xù)除以2直到商為0，每一步的余數(shù)作為二進制數(shù)的一位數(shù)字，最先獲得的余數(shù)是二進制數(shù)的最低位，最后獲得的是其最高位；小數(shù)部分的轉(zhuǎn)換方法是連續(xù)乘以2直到滿足誤差要求，每一步取乘積的整數(shù)部分作為二進制數(shù)的一位數(shù)字，同樣地，最先獲得的整數(shù)部分是二進制數(shù)的最低位，最后獲得的是其最高位。此說法對嗎？本題答案：【錯誤】21、【判斷題】無符號二進制數(shù)1001和0011的差等于0110，對嗎？本題答案：【正確】22、【判斷題】無符號二進制數(shù)1001和0101的乘積等于(101101)B，對嗎？本題答案：【正確】23、【判斷題】十進制數(shù)–25的8位二進制補碼表示為(11100111)B，對嗎？本題答案：【正確】24、【判斷題】8位二進制補碼所表示的數(shù)值范圍為–256~+255，對嗎？本題答案：【錯誤】25、【判斷題】格雷碼10110轉(zhuǎn)換為二進制碼后是11011，對嗎？本題答案：【正確】26、【判斷題】字符S的ASCII碼值（1010011）在最高位設(shè)置奇校驗位后，它的二進制表示為11010011，對嗎？本題答案：【正確】27、【判斷題】將一個八進制數(shù)寫成（803.64），對嗎？本題答案：【錯誤】第2章邏輯代數(shù)測驗題1、【單選題】以下表達(dá)式中符合邏輯運算法則的是。本題答案：【A+1=1】2、【單選題】邏輯表達(dá)式A+BC=。本題答案：【(A+B)(A+C)】3、【單選題】的反函數(shù)是本題答案：【】4、【單選題】函數(shù)的對偶式為。本題答案：【】5、【單選題】函數(shù)L=AB+B+BCD=。本題答案：【B】6、【單選題】最小項的邏輯相鄰項為。本題答案：【】7、【單選題】標(biāo)準(zhǔn)與或式是由構(gòu)成的邏輯表達(dá)式。本題答案：【最小項相或】8、【單選題】當(dāng)時，同一邏輯函數(shù)的兩個最小項＝。本題答案：【0】9、【單選題】本題答案：【1】10、【單選題】設(shè)，為函數(shù)F的兩個最大項，=。本題答案：【1】11、【單選題】四個邏輯相鄰的最小項合并，可以消去_________個因子；本題答案：【2】12、【單選題】4變量邏輯函數(shù)的卡諾圖中，有_________個方格與對應(yīng)的方格相鄰本題答案：【4】13、【單選題】函數(shù),,的卡諾圖表示如下，他們之間的邏輯關(guān)系是_________。本題答案：【】14、【單選題】若邏輯函數(shù)則F和G相與的結(jié)果為_________本題答案：【】15、【單選題】若邏輯函數(shù)則F和G相或的結(jié)果為_________。本題答案：【1】16、【單選題】本題答案：【】17、【單選題】邏輯函數(shù)的結(jié)果為.本題答案：【B】18、【單選題】求一個邏輯函數(shù)L的對偶式時，下列說法不正確的是.本題答案：【原變量換成反變量，反變量換成原變量?！?9、【單選題】將邏輯函數(shù)展開為最小項的標(biāo)準(zhǔn)形式，總共有_______個最小項。本題答案：【7】20、【單選題】如果規(guī)定只能使用非門或者2輸入與非門來實現(xiàn)L=AB+AC，則正確的邏輯圖是.本題答案：【】21、【單選題】如果規(guī)定只能使用非門和2輸入與非門來實現(xiàn),則正確的邏輯圖是.本題答案：【】22、【單選題】已知函數(shù)L(A，B，C，D)的卡諾圖如圖所示，則函數(shù)L的最簡與-或表達(dá)式為。本題答案：【】23、【單選題】已知函數(shù)L(A，B，C，D)的卡諾圖如圖所示，則函數(shù)L的最簡與-或表達(dá)式為。本題答案：【】24、【單選題】已知函數(shù)L(A，B，C，D)的卡諾圖如圖所示，則函數(shù)L的最簡與-或表達(dá)式為。本題答案：【】25、【多選題】下列等式成立的是。本題答案：【(A+B)(A+C)=A+BC#A+AB=A#】26、【判斷題】已知A+B=A+C，則B=C。對嗎？本題答案：【錯誤】27、【判斷題】已知AB=AC，則B=C。對嗎？本題答案：【錯誤】28、【判斷題】n個變量的最小項是包含全部n個變量的乘積項，在乘積項中每個變量只能以原變量的形式出現(xiàn)一次.對嗎？本題答案：【錯誤】29、【判斷題】用卡諾圖化簡一個邏輯函數(shù)，得到的最簡與或式可能不是唯一的。對嗎？本題答案：【正確】30、【判斷題】。對嗎？本題答案：【正確】第3章組合邏輯電路測驗題1、【單選題】電路如圖所示，輸出端L的表達(dá)式為。本題答案：【】2、【單選題】由開關(guān)組成的邏輯電路如圖所示，設(shè)開關(guān)A、B分別有如圖所示為0”和“1”兩個狀態(tài)，則電燈F亮的邏輯式為。本題答案：【】3、【單選題】分析下圖所示電路，輸出函數(shù)F的表達(dá)式為。本題答案：【】4、【單選題】下圖中，A、B為某邏輯電路的輸入波形，Y為輸出波形，則該邏輯電路為。本題答案：【或非門】5、【單選題】已知二變量輸入邏輯門的輸入A、B和輸出F的波形如圖所示，則該邏輯電路為。本題答案：【無法判斷】6、【單選題】一個十六路數(shù)據(jù)選擇器，其地址輸入（選擇控制端輸入）端有_______個。本題答案：【4】7、【單選題】一個譯碼器若有100個譯碼輸出端，則譯碼器地址輸入端至少有_______個。本題答案：【7】8、【單選題】下列電路中，屬于組合邏輯電路的是__________。本題答案：【譯碼器】9、【單選題】用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)，應(yīng)使。本題答案：【】10、【單選題】組合邏輯電路中的競爭冒險是由______引起的。本題答案：【門電路的延時】11、【單選題】如圖所示電路中，Y(A,B,C)的最小項表達(dá)式是（）本題答案：【Y=m(5,6,7)】12、【單選題】一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是。本題答案：【4:10】13、【單選題】設(shè)計一個對1000個符號進行二進制編碼，則至少要位二進制數(shù)碼。本題答案：【10】14、【單選題】設(shè)計一個裁判表決電路。裁判組由三個人組成：主裁判A、副裁判B和C。在判定一次比賽的結(jié)果時必須按照如下原則：只有當(dāng)兩個或兩個以上裁判支持，并且其中有一個為主裁判時，比賽結(jié)果的裁決才有效。令A(yù)、B、C為1表示支持，為0表示反對。裁決Y為1表示有效，為0表示無效。下列表達(dá)式中能夠?qū)崿F(xiàn)該電路功能的是。本題答案：【Y=AB+AC】15、【單選題】當(dāng)七段顯示譯碼器的七個輸出端狀態(tài)為abcdefg=0011111時（高電平有效），譯碼器輸入狀態(tài)（8421BCD碼）應(yīng)為____________。本題答案：【0110】16、【單選題】下列表達(dá)式中不存在競爭冒險的有。本題答案：【】17、【單選題】函數(shù)，當(dāng)變量的取值為。將不出現(xiàn)冒險現(xiàn)象。本題答案：【B=C=0】18、【單選題】設(shè)計一個4輸入的二進制碼奇校驗電路，需要個異或門。本題答案：【3】19、【單選題】用3-8線譯碼器74HC138可以構(gòu)成6-64線譯碼器，需要片74HC138。本題答案：【9】20、【單選題】為了使74HC138正常工作，使能輸入端、和的電平應(yīng)是。本題答案：【100】21、【單選題】多路數(shù)據(jù)分配器可以直接由來實現(xiàn)。本題答案：【譯碼器】22、【單選題】用兩片4位比較器74HC85串聯(lián)接成8位數(shù)值比較器時，低位片中的、、所接的電平應(yīng)為。本題答案：【001】23、【單選題】如圖所示電路中，Y的最小項表達(dá)式是本題答案：【Y=m(1,2,4,7,8,11,13,14)】24、【單選題】邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡與或表達(dá)式正確的是.本題答案：【】25、【單選題】邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡與或表達(dá)式正確的是.本題答案：【】26、【單選題】邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡或與表達(dá)式正確的是.本題答案：【】27、【單選題】邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡與或表達(dá)式正確的是.本題答案：【】28、【多選題】下圖是能夠?qū)蓚€一位二進制數(shù)的大小進行比較的電路，下述說法正確的是.本題答案：【當(dāng)AB時，L1=1，L2=0，L3=0.#當(dāng)A=B時，L1=0，L2=1，L3=0.#當(dāng)AB時，L1=0，L2=0，L3=1.】29、【判斷題】實現(xiàn)兩個一位二進制數(shù)相加的電路叫全加器。對嗎？本題答案：【錯誤】30、【判斷題】實現(xiàn)兩個一位二進制數(shù)和來自低位的進位相加的電路叫全加器。對嗎？本題答案：【正確】31、【判斷題】組合邏輯電路通常由邏輯門和觸發(fā)器組合而成。對嗎？本題答案：【錯誤】32、【判斷題】普通編碼器的2個或2個以上的輸入同時為有效信號時，輸出將出現(xiàn)錯誤編碼。對嗎？本題答案：【正確】33、【判斷題】當(dāng)2個或2個以上的輸入同時為有效信號時，優(yōu)先編碼器將只對優(yōu)先級別高的輸入進行編碼。對嗎？本題答案：【正確】34、【判斷題】串行進位加法器的缺點是運算速度慢，優(yōu)點是電路結(jié)構(gòu)簡單。超前進位加法器的優(yōu)點是運算速度快，缺點是電路結(jié)構(gòu)復(fù)雜。對嗎？本題答案：【正確】35、【判斷題】當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象，稱為競爭。由競爭而可能產(chǎn)生輸出干擾毛刺的現(xiàn)象稱為冒險。對嗎？本題答案：【正確】36、【判斷題】常用的消除組合邏輯電路中競爭冒險的方法有三種：發(fā)現(xiàn)并消除可能出現(xiàn)的互補變量運算、增加選通控制信號和使用濾波電路。對嗎？本題答案：【正確】37、【判斷題】二進制譯碼器的作用是將輸入的代碼譯成特定的信號輸出。對嗎？本題答案：【正確】第6章VerilogHDL測驗題1、【單選題】阻塞性賦值運算符為（）。本題答案：【=】2、【單選題】非阻塞性賦值運算符為（）。本題答案：【=】3、【單選題】在verilogHDL中，下列語句哪個不是條件語句？（）本題答案：【repeat】4、【單選題】在verilogHDL中，下列語句哪個不是循環(huán)語句？（）本題答案：【casez】5、【單選題】已知a=2’b10，b=3’b110，那么{a,b}＝（）本題答案：【5’b10110】6、【單選題】已知a=3'b101，b=5'b11001，那么{b,a}＝（）本題答案：【8’b11001101】7、【單選題】已知a=4’b1010，b=4’b1100，那么ab＝（）本題答案：【4’b1000】8、【單選題】已知a=4’b1010，b=4’b1100，那么(ab)＝（）本題答案：【1’b0】9、【單選題】下列語句中，不屬于并行語句的是（）本題答案：【case語句】10、【單選題】下列VerilogHDL程序所描述的電路是（）moduleMED(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ=DATA;endendmodule本題答案：【D觸發(fā)器】11、【單選題】如下VerilogHDL程序所描述的是一個觸發(fā)器，對它的描述正確的是（）moduleFF(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ=DATA;endendmodule本題答案：【該觸發(fā)器對CLK信號的上升沿敏感?！?2、【單選題】下列VerilogHDL程序所描述的是一個計數(shù)器，該計數(shù)器的模是（）modulecount(CLK,OUT);inputCLK;outputreg[3:0]OUT;always@(negedgeCLK)beginif(OUT==4'd11)OUT=0;elseOUT=OUT+1;endendmodule本題答案：【12】13、【單選題】在語句assignY=sel?0:1;中，當(dāng)sel=0時，Y的值為()本題答案：【1】14、【單選題】在連續(xù)賦值語句中被賦值的變量應(yīng)該定義為哪種數(shù)據(jù)類型()本題答案：【wire】15、【單選題】在VerilogHDL中，下列標(biāo)識符不正確的是()。本題答案：【Real?】16、【單選題】隨著EDA技術(shù)的不斷完善與成熟，()設(shè)計方法更多的被應(yīng)用于VerilogHDL設(shè)計當(dāng)中。本題答案：【自頂向下】17、【單選題】基于EDA技術(shù)的現(xiàn)代電子系統(tǒng)設(shè)計流程為：原理圖/HDL文本輸入→功能仿真→()→布局布線→()→編程下載→硬件測試。正確的是()。①功能仿真②時序仿真③邏輯綜合④配置⑤分配管腳本題答案：【③②】18、【單選題】對語句assignY=sel?A:B;進行邏輯綜合，得到的硬件電路為()本題答案：【數(shù)據(jù)選擇器】19、【單選題】下列VerilogHDL程序所描述電路是（）moduleTRI(EN,IN,OUT);inputIN,EN;outputOUT;assignOUT=EN?IN:1'bZ;endmodule本題答案：【三態(tài)門】20、【單選題】下列VerilogHDL程序所描述電路功能是（）moduleDataflow(A,En,Y);input[2:0]A;//輸入端口聲明inputEn;//輸入端口聲明output[7:0]Y;//輸出端口聲明assignY[0]=~(En~A[2]~A[1]~A[0]);assignY[1]=~(En~A[2]~A[1]A[0]);assignY[2]=~(En~A[2]A[1]~A[0]);assignY[3]=~(En~A[2]A[1]A[0]);assignY[4]=~(EnA[2]~A[1]~A[0]);assignY[5]=~(EnA[2]~A[1]A[0]);assignY[6]=~(EnA[2]A[1]~A[0]);assignY[7]=~(EnA[2]A[1]A[0]);endmodule本題答案：【3/8線譯碼器】21、【單選題】下列VerilogHDL程序所描述電路功能是（）moduleShiftReg(Q,Din,CP,CLR_);inputDin;//SerialDatainputsinputCP,CLR_;//ClockandResetoutputreg[3:0]Q;//Registeroutputalways@(posedgeCPornegedgeCLR_)if(!CLR_)Q=4'b0000;elsebegin//ShiftrightQ[0]=Din;Q[3:1]=Q[2:0];endendmodule本題答案：【移位寄存器】22、【判斷題】有限狀態(tài)機FSM分為組合和時序兩種類型。本題答案：【錯誤】23、【判斷題】VerilogHDL程序模塊是以module開始，以endmodule結(jié)尾的。本題答案：【正確】24、【判斷題】在模塊中如果沒有明確地說明輸入、輸出端口的數(shù)據(jù)類型，則其缺省值是位寬為1位的wire型變量。本題答案：【正確】25、【判斷題】在串行語句塊中，阻塞賦值語句按照它們在塊中排列的順序依次執(zhí)行，即前一條語句沒有完成賦值之前，后面的語句不可能被執(zhí)行。本題答案：【正確】26、【判斷題】相等運算符（＝＝）與全等運算符（＝＝＝）的用法一樣，沒有任何區(qū)別。本題答案：【錯誤】27、【判斷題】下面是用過程賦值語句為異或門和與門建模寫的一段程序，該程序正確嗎？moduleGate(X1,X2,Y,Overflow);//designblockinputX1,X2;outputY,Overflow;initialbegin#10Y=X1^X2;overflow=X1X2;end;endmodule;本題答案：【錯誤】28、【判斷題】下面是對兩個8位二進制數(shù)的大小進行比較的程序，該程序正確嗎？modulecomparator(AGTB,AEQB,ALTB,A,B);outputAGTB,AEQB,ALTB;input[7:0]A,B;alwaysif(AB)AGTB=1elseif((AB)ALTB=1elseAEQB;endmodule本題答案：【錯誤】29、【判斷題】下面是將輸入的4位二進制數(shù)轉(zhuǎn)換成為兩個8421BCD碼的程序，該程序正確嗎？module_4bitBIN2bcd(Bin,BCD1,BCD0);input[3:0]Bin;outputreg[3:0]BCD1,BCD0;always@(Bin)begin{BCD1,BCD0}=8'h00;if(Bin10)beginBCD1=4'h0;BCD0=Bin;endelsebeginBCD1=4'h1;BCD0=Bin-4'd10;endendendmodule本題答案：【正確】30、【判斷題】下面是一個4位的雙向移位寄存器程序，該程序正確嗎？moduleUniversalShift(S1,S0,Din,Dsl,Dsr,Q,CP,CLR_);inputS1,S0;//SelectinputsinputDsl,Dsr;//SerialDatainputsinputCP,CLR_;//ClockandResetinput[3:0]Din;//ParallelDatainputoutput[3:0]Q;//Registeroutputreg[3:0]Q;always@(posedgeCPornegedgeCLR_)if(~CLR_)Q=4'b0000;elsecase({S1,S0})2'b00:Q=Q;//Nochange2'b01:Q={Dsr,Q[3:1]};//Shiftright2'b10:Q={Q[2:0],Dsl};//Shiftleft2'b11:Q=Din;//Parallelloadinputendcaseendmodule本題答案：【正確】第4章?鎖存器和觸發(fā)器測驗題1、【單選題】如下圖所示電路構(gòu)成的鎖存器，以下哪組R,S輸入信號將導(dǎo)致相應(yīng)信號撤銷后，電路進入不確定狀態(tài)本題答案：【1，1】2、【單選題】指出下圖所示電路構(gòu)成的鎖存器為哪種類型的鎖存器？本題答案：【邏輯門控D鎖存器】3、【單選題】下圖是D鎖存器定時圖，在中，表示輸入信號D建立時間的是，表示輸入信號D保持時間的是。本題答案：【】4、【單選題】以下關(guān)于鎖存器和觸發(fā)器描述正確的是本題答案：【鎖存器是脈沖電平敏感器件，觸發(fā)器是脈沖邊沿敏感器件】5、【單選題】試指出下圖所示電路對CP信號的敏感類型本題答案：【上升沿】6、【單選題】已知某觸發(fā)器的電路結(jié)構(gòu)如下圖所示，請指出該觸發(fā)器屬于以下哪種類型的觸發(fā)器本題答案：【維持阻塞觸發(fā)器】7、【單選題】下圖是D觸發(fā)器的定時圖，表示輸入信號D建立時間的是，表示輸入信號D保持時間的是。本題答案：【、】8、【單選題】如圖所示維持阻塞D觸發(fā)器電路圖中，紅色字體標(biāo)注的反饋線中哪條線為置1維持線。本題答案：【A】9、【單選題】當(dāng)輸入端S和R為，由或非門構(gòu)成的基本SR鎖存器會出現(xiàn)不穩(wěn)定狀態(tài)。本題答案：【S=1，R=1】10、【單選題】當(dāng)輸入端S和R為，由或非門構(gòu)成的基本SR鎖存器保持原狀態(tài)不變。本題答案：【S=0，R=0】11、【單選題】用或非門構(gòu)成的基本SR鎖存器，其特性方程中，約束條件為SR=0。這說明兩個輸入信號。本題答案：【不能同時為1】12、【單選題】當(dāng)輸入端和為，由與非門構(gòu)成的基本SR鎖存器會出現(xiàn)不穩(wěn)定狀態(tài)。本題答案：【=0,=0】13、【單選題】對于門控D鎖存器來說，在條件下，輸出端Q總是等于輸入的數(shù)據(jù)D本題答案：【使能脈沖期間】14、【單選題】觸發(fā)器有個穩(wěn)定狀態(tài)，它可以存儲1位二進制碼，存儲8位二進制信息需要個觸發(fā)器本題答案：【2,8】15、【單選題】觸發(fā)器被清零（復(fù)位）后，Q和端的狀態(tài)分別為和。本題答案：【0，1】16、【單選題】觸發(fā)器的輸出邏輯電平從1到0或從0到1的轉(zhuǎn)換稱為本題答案：【翻轉(zhuǎn)】17、【單選題】觸發(fā)器CP輸入端的三角形符號指的是本題答案：【邊沿觸發(fā)】18、【單選題】下降沿觸發(fā)的邊沿JK觸發(fā)器在CP下降沿到來之前J=1、K=0，而CP下降沿到來之后變?yōu)镴=0、K=1，則觸發(fā)器的狀態(tài)為本題答案：【1】19、【單選題】假定鎖存器的初始狀態(tài)為0。對于下圖所示的電路和輸入波形，輸出端Q的波形圖為。本題答案：【】20、【單選題】假設(shè)電路的初始狀態(tài)為Q=1，對于下圖所示的電路和輸入波形，輸出端Q和的波形圖為。本題答案：【】21、【單選題】在下圖中，假設(shè)觸發(fā)器的初態(tài)均為0，則Q的波形圖為。本題答案：【】22、【單選題】在下圖中，假設(shè)觸發(fā)器的初態(tài)為0，則Q的波形圖為。本題答案：【】23、【單選題】用CMOS電路74HCT02或非門構(gòu)成消除機械開關(guān)抖動影響的電路及開關(guān)S由位置A到B時波形如圖所示，試確定Q端的波形為。本題答案：【】24、【單選題】在下圖中，假設(shè)所有觸發(fā)器的初態(tài)均為0，則在時鐘脈沖CP的作用下，Q1、Q0的波形圖為。本題答案：【】25、【多選題】下圖是D鎖存器定時圖，下列說法正確的是。本題答案：【表示輸入數(shù)據(jù)信號D的建立時間。#表示輸入數(shù)據(jù)信號D的保持時間。#表示使能信號E脈沖寬度的最小值。#表示輸出信號對輸入信號的響應(yīng)延遲時間，即輸出Q從低電平到高電平對信號D的延遲時間#表示輸出信號對輸入信號的響應(yīng)延遲時間，即輸出Q從高電平到低電平對信號E的延遲時間?！?6、【多選題】由D觸發(fā)器構(gòu)成JK觸發(fā)器的電路是.本題答案：【#】27、【多選題】在下圖所示電路中，能完成T觸發(fā)器邏輯功能的電路有.本題答案：【##】28、【多選題】在圖示電路中，能完成的邏輯功能的電路有.本題答案：【##】29、【多選題】在圖示電路中，能完成的邏輯功能的電路有.本題答案：【#】30、【判斷題】JK觸發(fā)器在JK輸入信號的作用下可以工作在4個狀態(tài)——置1，置0，保持和翻轉(zhuǎn)。本題答案：【正確】31、【判斷題】JK觸發(fā)器當(dāng)JK都為1時，下一個狀態(tài)維持與現(xiàn)態(tài)一致。本題答案：【錯誤】32、【判斷題】T觸發(fā)器的下一狀態(tài)與T輸入信號保持一致。本題答案：【錯誤】33、【判斷題】SR觸發(fā)器輸入信號的約束條件為S+R=0。本題答案：【錯誤】34、【判斷題】觸發(fā)器的狀態(tài)通常指輸出端的狀態(tài)。本題答案：【錯誤】35、【判斷題】由或非門構(gòu)成的基本SR鎖存器在S=1、R=0時，將使鎖存器進入置位狀態(tài)。本題答案：【正確】36、【判斷題】由與非門構(gòu)成的基本SR鎖存器在=1、=0時，將使鎖存器進入置位狀態(tài)。本題答案：【錯誤】37、【判斷題】下圖所示D鎖存器，只有當(dāng)使能端E=1時，輸入端D的值才會影響到Q的狀態(tài)本題答案：【正確】38、【判斷題】JK觸發(fā)器有使輸出不確定的輸入條件。本題答案：【錯誤】39、【判斷題】邊沿JK觸發(fā)器在輸入J=K=1時，如果CP信號的頻率為32kHz，則Q端輸出脈沖的頻率為16kHz。本題答案：【正確】40、【判斷題】對于有異步置位端的D觸發(fā)器，當(dāng)異步置位信號無效時，在CP信號的作用下，才能響應(yīng)D端的輸入。本題答案：【正確】41、【判斷題】觸發(fā)器的傳輸延遲時間說明了輸出端Q對于CP有效跳變沿響應(yīng)時所需的時間。本題答案：【正確】42、【判斷題】所有觸發(fā)器的建立時間都不為零。本題答案：【正確】43、【判斷題】觸發(fā)器的保持時間是指在有效電平轉(zhuǎn)換之前，數(shù)據(jù)必須保持不變的時間間隔。本題答案：【錯誤】44、【判斷題】鎖存器和觸發(fā)器都屬于雙穩(wěn)態(tài)電路，它們存在兩個穩(wěn)定狀態(tài)，從而可存儲、記憶1位二進制數(shù)據(jù)。對嗎？本題答案：【正確】45、【判斷題】雖然傳輸門控D鎖存器和邏輯門控D鎖存器的電路結(jié)構(gòu)不同，但邏輯功能是完全相同的。對嗎？本題答案：【正確】46、【判斷題】下圖兩個非門構(gòu)成的電路就是一個最基本的的雙穩(wěn)態(tài)電路。在接通電源后，它可能隨機地進入0狀態(tài)或1狀態(tài)，且能長期保持這一位二進制數(shù)據(jù)不變。但因為沒有控制機構(gòu)，所以無法在工作時改變和控制它的狀態(tài)，從而不能作為存儲電路使用。對嗎？本題答案：【正確】47、【判斷題】觸發(fā)器的電路結(jié)構(gòu)與邏輯功能沒有必然聯(lián)系。同一種邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)來實現(xiàn)；同一種電路結(jié)構(gòu)的觸發(fā)器可以實現(xiàn)不同的邏輯功能。對嗎？本題答案：【正確】48、【判斷題】如果在時鐘脈沖CP=1期間，由于干擾的原因，使觸發(fā)器的數(shù)據(jù)輸入信號經(jīng)常有變化，此時不能選用TTL主從型結(jié)構(gòu)的觸發(fā)器，而應(yīng)該選用邊沿型或維持阻塞結(jié)構(gòu)的觸發(fā)器。對嗎？本題答案：【正確】第5章?時序邏輯電路測驗題1、【單選題】一個8421BCD碼計數(shù)器至少需要個觸發(fā)器。本題答案：【4】2、【單選題】五個D觸發(fā)器構(gòu)成基本環(huán)形計數(shù)器，其有效循環(huán)狀態(tài)數(shù)為。本題答案：【5】3、【單選題】三個D觸發(fā)器構(gòu)成模8的同步二進制加法計數(shù)器的初態(tài)為，經(jīng)2016個時鐘后，計數(shù)器狀態(tài)為。本題答案：【】4、【單選題】有一同步時序電路，由三個上升沿觸發(fā)的D觸發(fā)器構(gòu)成，其控制輸入，由輸出，則此序列為。本題答案：【1001011】5、【單選題】如圖所示，異步計數(shù)器進入穩(wěn)定狀態(tài)之后，計數(shù)器能出現(xiàn)的最大數(shù)為。本題答案：【】6、【單選題】某時序電路的狀態(tài)轉(zhuǎn)換圖如圖所示，若輸入序列X=110101（從最左邊的位依次輸入）時，設(shè)起始狀態(tài)為，則輸出序列為。本題答案：【101101】7、【單選題】某時序電路的狀態(tài)圖如圖所示，該電路至少需要個控制輸入端。本題答案：【2】8、【單選題】已知一個序列101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0101011010輸出Z：0001000010則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為）本題答案：【】9、【單選題】用n個觸發(fā)器構(gòu)成計數(shù)器，可得到的最大計數(shù)容量（即計數(shù)模）為。本題答案：【】10、【單選題】如圖所示的數(shù)字邏輯部件。其中各方框中均是用模N的計數(shù)器作N次分頻器，則A處的頻率是400kHz，B處的頻率是40kHz，C處的頻率是。本題答案：【2500Hz】11、【單選題】一個四位二進制減法計數(shù)器的起始值為1001，經(jīng)過100個時鐘脈沖作用之后的值為。本題答案：【0101】12、【單選題】某時序電路的輸入為X，輸出為Z，狀態(tài)按排序，其狀態(tài)轉(zhuǎn)換真值表如下所示，則該電路的邏輯功能是。本題答案：【模3可逆計數(shù)器】13、【單選題】有一雙向移位寄存器，高位在左，低位在右，欲將存放在該移位寄存器中的二進制數(shù)乘上十進制數(shù)，則需將該移位寄存器中的數(shù)左移位。本題答案：【2】14、【單選題】有，兩個狀態(tài)，條件可確定和不等價。本題答案：【輸出不同】15、【單選題】如圖所示同步時序電路的初始狀態(tài)為00，以下三個選項中分別是、和輸出Z對應(yīng)于的波形圖，其中不正確。本題答案：【】16、【單選題】同步時序電路中觸發(fā)器的數(shù)目為N，狀態(tài)數(shù)為M，則兩者的關(guān)系為。本題答案：【】17、【單選題】某同步時序電路的狀態(tài)圖如下圖所示，用D觸發(fā)器設(shè)計時的最簡激勵方程組為,電路能否自啟動。本題答案：【】18、【單選題】狀態(tài)圖如圖所示，電路的輸入為A，輸出為Y，試用兩個上升沿觸發(fā)的JK觸發(fā)器設(shè)計該電路，要求電路使用的門電路最少。則各個觸發(fā)器的激勵方程及輸出方程為。本題答案：【】19、【單選題】一個模6計數(shù)器，其狀態(tài)轉(zhuǎn)換關(guān)系如下圖，用T觸發(fā)器設(shè)計時的最簡激勵方程組為,電路能否自啟動。本題答案：【】20、【單選題】時序電路如圖所示，分析電路確定電路的有效循環(huán)狀態(tài)數(shù)為，能否自啟動。本題答案：【6，能】21、【單選題】時序電路如圖所示，分析電路確定電路的有效循環(huán)狀態(tài)數(shù)為，能否自啟動。本題答案：【7，能】22、【單選題】狀態(tài)圖如圖所示，電路的輸入為A，輸出為Y，試用下降沿觸發(fā)的D觸發(fā)器設(shè)計該電路，則各個觸發(fā)器的激勵方程及輸出方程為。本題答案：【】23、【單選題】已知可以重疊檢測101序列檢測器的輸入序列、輸出序列如下，其狀態(tài)圖為。輸入A：010101101輸出Z：000101001本題答案：【】24、【單選題】已知不可以重疊檢測101序列檢測器的輸入序列、輸出序列如下，其狀態(tài)圖為。輸入A：0101011010輸出Z：0001000010本題答案：【】25、【單選題】用觸發(fā)器實現(xiàn)下圖所示輸出波形，每一個和的周期內(nèi)，可以等分為段時間間隔相等的狀態(tài)，需要電路有種狀態(tài)來實現(xiàn)。本題答案：【4,4】26、【單選題】在某計數(shù)器的輸出端觀察到如圖所示的波形，該計數(shù)器的模為。本題答案：【6】27、【單選題】電路如圖所示，假設(shè)初始狀態(tài)=000。由FF1和FF0構(gòu)成的電路是進制計數(shù)器。這個電路為進制計數(shù)器。本題答案：【3，6】28、【單選題】某時序電路的狀態(tài)圖如圖所示，設(shè)電路的初始狀態(tài)為00，當(dāng)序列A=110010自左至右輸入時，該電路輸出Z的序列為。本題答案：【101101】29、【單選題】已知時序電路的狀態(tài)表如下表所示。如果電路的初始狀態(tài)為a，輸入信號A依次是1010111，試確定電路經(jīng)歷的狀態(tài)，及輸出序列。本題答案：【abababdc，0101010】30、【單選題】分析下圖所示電路，判斷啟動信號過后，電路輸出的狀態(tài)依次為。本題答案：【】31、【單選題】電路如圖所示。輸入依次為，則電路構(gòu)成模7計數(shù)器。本題答案：【1001】32、【單選題】電路如圖所示。輸入依次為，則電路構(gòu)成模174計數(shù)器。本題答案：【01010010】33、【多選題】由三個觸發(fā)器構(gòu)成的移位寄存器狀態(tài)轉(zhuǎn)換圖如圖所示，現(xiàn)要設(shè)計一個模3的移位型計數(shù)器，狀態(tài)分配可能是。本題答案：【#】34、【多選題】電路如圖所示，經(jīng)CP脈沖作用后，欲使，則A、B輸入應(yīng)為。本題答案：【A=0,B=0#A=1,B=1】35、【多選題】圖示電路。本題答案：【是同步時序電路#能產(chǎn)生0111序列#可作模4計數(shù)器#電路能自啟動】36、【多選題】任何一個同步時序邏輯電路的結(jié)構(gòu)和功能可以用下面的函數(shù)表達(dá)式完整地描述。本題答案：【輸出方程#激勵方程#狀態(tài)轉(zhuǎn)換方程】37、【多選題】下圖所示電路是。H、能自啟動本題答案：【異步#遞增#模16#能自啟動】38、【判斷題】描述同步時序電路的方程組有激勵方程組、轉(zhuǎn)換方程組和輸出方程組，而描述異步時序電路的方程組除了以上三類之外，還多了一類時鐘信號方程組，不過異步時序電路的這三類方程組與同步時序電路的這三類方程組相同。這個說法正確嗎？本題答案：【錯誤】39、【判斷題】用D鎖存器不能構(gòu)成移位寄存器，這個說法正確嗎？本題答案：【正確】40、【判斷題】同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是工作速度快。這個說法正確嗎？本題答案：【正確】41、【判斷題】在圖(a)所示電路中，CP脈沖的頻率為2kHz，則輸出端Q的頻率為4kHz；圖(b)所示電路中，CP脈沖的頻率為4kHz，則輸出端Q的頻率為4kHz。對嗎？本題答案：【錯誤】42、【判斷題】某電視機水平–垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，構(gòu)成此分頻器至少需要9個觸發(fā)器。對嗎？本題答案：【錯誤】43、【判斷題】根據(jù)最簡二進制狀態(tài)表確定輸出函數(shù)表達(dá)式時，與所選觸發(fā)器的類型無關(guān)。本題答案：【正確】44、【判斷題】時序電路的根本特征是它任意時刻的輸出不僅取決于當(dāng)時的輸入，而且還取決于電路原來的狀態(tài)。因此，除了時鐘CP外，沒有輸入變量的電路不是時序電路。本題答案：【錯誤】45、【填空題】已知狀態(tài)表如下表所示，輸入為，其狀態(tài)圖為。本題答案：【A】46、【填空題】試分析下圖所示同步時序電路，其正確的狀態(tài)圖是。本題答案：【A】47、【填空題】試分析下圖所示同步時序電路，其狀態(tài)圖是。本題答案：【B】48、【填空題】試分析下圖所示同步時序電路，其狀態(tài)圖是。本題答案：【B】49、【填空題】已知一個序列1101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0110110110輸出Y：0000100100則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為S0）本題答案：【A】50、【填空題】已知一個序列1101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0110110110輸出Y：0000100000則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為）本題答案：【B】第7章邏輯門電路測驗題1、【單選題】CMOS門電路如圖所示，則輸出端F對A、B的正邏輯表達(dá)式為。本題答案：【】2、【單選題】圖(a)所示CMOS電路，其邏輯功能可用以下中的邏輯符號表示？本題答案：【】3、【單選題】CMOS反相器的負(fù)載電容，功耗電容，電源電壓，輸入矩形波的頻率為1MHz，則反相器的動態(tài)功耗為。本題答案：【1.3mW】4、【單選題】基本的BiCMOS反相器電路的輸出采用了兩個雙極型BJT管構(gòu)成。本題答案：【推拉式輸出級】5、【單選題】已知74LS04的參數(shù)為：74ALS04的參數(shù)為：則用一個74LS04反相器驅(qū)動兩個74ALS04反相器和4個74LS04反相器嗎？本題答案：【能】6、【單選題】電路如下圖所示，輸出L與輸入A、B和C的邏輯表達(dá)式為。本題答案：【】7、【單選題】由OD異或門和OD與非門構(gòu)成的電路如圖所示，已知輸出低電平時的最大輸出電流，輸出高電平時的漏電流,則上拉電阻的最小值為。本題答案：【1.2kΩ】8、【單選題】由OD異或門和OD與非門構(gòu)成的電路如圖所示，則輸出與輸入的邏輯關(guān)系式為。本題答案：【】9、【單選題】相比TTL器件，以下是一些關(guān)于CMOS邏輯門的說法，不正確的是。本題答案：【CMOS器件的噪聲容限較小】10、【單選題】下圖所示電路實現(xiàn)的邏輯功能為。本題答案：【或非門】11、【單選題】某邏輯門輸入端A、B和輸出端L的波形如圖所示，則L與A、B之間的邏輯關(guān)系是。本題答案：【同或】12、【單選題】CMOS門電路的特點：靜態(tài)功耗；而動態(tài)功耗隨著工作頻率的提高而；輸入電阻；抗干擾能力比TTL。本題答案：【極低；增加；很大；高】13、【多選題】74LVC系列CMOS與非門在+3.3V電源工作時，輸入端在以下哪些接法下屬于邏輯0（74LVC系列輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為）？本題答案：【輸入端接地#輸入端接低于0.8V的電源#輸入端接同類與非門的輸出低電平0.2V#輸入端到地之間接10k?的電阻】14、【多選題】下列哪些CMOS門可以將輸出端并接使用？本題答案：【漏極開路（OD）輸出#三態(tài)（TS）輸出】15、【多選題】下圖各個CMOS電路中，VIL、VIH分別為輸入低、高電平。指出輸出高電平的電路有。本題答案：【#】16、【多選題】指出下圖所示電路中，能正常工作的有。本題答案：【##】17、【判斷題】門的輸入端個數(shù)稱為門的扇入數(shù)。門電路正常工作情況下，帶同類門電路的最大數(shù)量稱為門的扇出數(shù)。對嗎？本題答案：【正確】18、【判斷題】類NMOS或非門的工作管是串聯(lián)的，當(dāng)輸入全為高電平時，各管的導(dǎo)通電阻串聯(lián)，使低電平輸出電壓升高，以致破壞正常邏輯功能；而類NMOS與非門的工作管是并聯(lián)的，增加NMOS管的數(shù)目不會影響低電平輸出電壓的穩(wěn)定，因而類NMOS電路多以與非門作為基本門電路。對嗎？本題答案：【錯誤】19、【判斷題】噪聲容限表示門電路的抗干擾能力。電路的噪聲容限愈大，其抗干擾能力愈強。對嗎？本題答案：【正確】20、【判斷題】傳輸延遲時間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長時間，其數(shù)值與電源電壓VDD及負(fù)載電容的大小有關(guān)。本題答案：【正確】21、【判斷題】功耗是門電路重要參數(shù)之一。功耗有靜態(tài)和動態(tài)之分。所謂靜態(tài)功耗是指電路輸出沒有狀態(tài)轉(zhuǎn)換時的功耗。而電路在輸出發(fā)生狀態(tài)轉(zhuǎn)換時的功耗稱為動態(tài)功耗。對嗎？本題答案：【正確】22、【判斷題】CMOS電路的動態(tài)功耗主要由兩部分組成。一部分是電路輸出狀態(tài)轉(zhuǎn)換瞬間MOS管的導(dǎo)通功耗。另一部分是因為CMOS管的負(fù)載通常是電容性的，當(dāng)輸出由高電平到低電平，或者由低電平到高電平轉(zhuǎn)換時，會對電容進行充、放電，這個過程將增加電路的損耗。對嗎？本題答案：【正確】23、【判斷題】CMOS電路的動態(tài)功耗正比于轉(zhuǎn)換頻率和電源電壓的平方。當(dāng)工作頻率增加時，CMOS門的動態(tài)功耗會線性增加。當(dāng)電源電壓增加時，電路的功耗也會增加。本題答案：【正確】24、【判斷題】計算CMOS邏輯門的扇出數(shù)時，只使用靜態(tài)的輸入電流和輸出電流計算。本題答案：【錯誤】25、【判斷題】MOS數(shù)字集成電路的發(fā)展經(jīng)歷了由PMOS、NMOS到CMOS的過程，其中PMOS電路問世最早。PMOS管是以空穴為導(dǎo)電載流子，而NMOS管以電子為導(dǎo)電載流子，由于空穴的遷移率比電子低，因此，NMOS電路的工作速比PMOS電路快，而且PMOS使用負(fù)電源，與TTL電路不匹配，所以PMOS集成電路被NMOS電路取代。后來發(fā)展的CMOS電路有靜態(tài)功耗低、抗干擾能力強等諸多優(yōu)點而成為主流器件。對嗎？本題答案：【正確】26、【判斷題】在一個系統(tǒng)中，對于引腳封裝相同的集成電路74LS00與74HC00可以互換使用。對嗎？本題答案：【錯誤】27、【判斷題】集成邏輯門電路在使用時，一般不讓多余的輸入端懸空，以防引入干擾信號。對多余輸入端的處理以不改變電路工作狀態(tài)及穩(wěn)定可靠為原則。對嗎？本題答案：【正確】28、【判斷題】MOS型集成邏輯門有CMOS、NMOS、PMOS，雙極型集成邏輯門主要有TTL和ECL，混合型集成邏輯門有BiCMOS。對嗎？本題答案：【正確】29、【判斷題】按照制造門電路晶體管的不同，集成門電路分為MOS型、雙極型和混合型。對嗎？本題答案：【正確】第8章半導(dǎo)體存儲器測驗題1、【單選題】ROM由存儲陣列、地址譯碼器和組成。本題答案：【輸出控制電路】2、【單選題】一個存儲矩陣有64行、64列，則存儲陣列的存儲容量為個存儲單元。本題答案：【4K】3、【單選題】以下哪種ROM的擦除過程就是數(shù)據(jù)寫入過程？本題答案：【】4、【單選題】利用ROM實現(xiàn)四位二進制碼到四位格雷碼的轉(zhuǎn)換，則該ROM的數(shù)據(jù)線有4根，地址線有根。本題答案：【4】5、【單選題】用ROM實現(xiàn)兩個3位二進制數(shù)相乘的乘法器時，所需的容量為。本題答案：【】6、【單選題】利用ROM實現(xiàn)兩個4位二進制數(shù)相乘的功能，則該ROM的地址線有根。本題答案：【8】7、【單選題】利用ROM實現(xiàn)兩個4位二進制數(shù)相乘的功能，則該ROM的數(shù)據(jù)線有根。本題答案：【8】8、【單選題】同步SRAM的叢發(fā)讀寫操作模式指的是，根據(jù)外部給定的讀寫存儲單元的首地址，在作用下，SSRAM可以連續(xù)讀寫接下來的若干個地址單元。本題答案：【時鐘脈沖信號】9、【單選題】將256×1位ROM擴展為1024×1位ROM，地址線為根。本題答案：【10】10、【單選題】如下圖所示的RAM芯片組成的存儲器，存儲器的總?cè)萘渴恰１绢}答案：【32×8】11、【單選題】用PLA實現(xiàn)組合邏輯時應(yīng)將函數(shù)；而用ROM實現(xiàn)組合邏輯時不對函數(shù)作任何化簡。本題答案：【進行化簡】12、【單選題】PROM實現(xiàn)的組合邏輯函數(shù)如下圖所示，則當(dāng)XYZ等于000、001、011和101時，；當(dāng)XYZ等于011、110、111和時，。本題答案：【101】13、【單選題】將256×1位ROM擴展為1024×8位ROM，共需片256×1位ROM。本題答案：【32】14、【單選題】在下圖所示的LED點陣列字符動態(tài)顯示電路中，若人的視覺暫留時間為0.05s，在滿足LED陣列圖像穩(wěn)定不閃爍的情況下，CP脈沖的最低工作頻率為。本題答案：【640Hz】15、【單選題】在下圖所示的LED點陣列字符動態(tài)顯示電路中，若將LED陣列改為16行×128列，則需要RAM的位數(shù)為。本題答案：【16】16、【判斷題】半導(dǎo)體存儲器是數(shù)字系統(tǒng)的重要組成部分，它可分為ROM和RAM兩大類，屬于MOS工藝制成的超大規(guī)模集成電路。本題答案：【錯誤】17、【判斷題】同步RAM與異步RAM的主要差別在于前者的讀寫操作是在時鐘脈沖節(jié)拍控制下完成的，同步RAM的讀寫速度低于異步RAM。本題答案：【錯誤】18、【判斷題】DRAM中存儲的數(shù)據(jù)如果不進行周期性的刷新，其數(shù)據(jù)將會丟失；而SRAM中存儲的數(shù)據(jù)無需刷新，只要電源不斷電就可以永久保存。本題答案：【正確】19、【判斷題】一個16K×4的存儲系統(tǒng)的起始地址為全0，其最高地址的十六進制地址碼為3FFFH。本題答案：【正確】20、【判斷題】用ROM可以實現(xiàn)各種組合邏輯函數(shù)。在設(shè)計實現(xiàn)時，只需列出真值表，邏輯函數(shù)的輸入作為存儲內(nèi)容，輸出作為地址，將內(nèi)容按地址寫入ROM即可。本題答案：【錯誤】第9章可編程邏輯器件測驗題1、【單選題】在PLD器件的結(jié)構(gòu)圖中，在陣列的橫線與豎線的交叉點上畫“x”，表示橫線與豎線是。本題答案：【編程連通的】2、【單選題】PLA是指。本題答案：【可編程邏輯陣列】3、【單選題】FPGA是指。本題答案：【現(xiàn)場可編程門陣列】4、【單選題】PAL具有固定連接的陣列和可編程的陣列。本題答案：【或，與】5、【單選題】GAL的與陣列，或陣列。本題答案：【可編程，固定】6、【單選題】若某CPLD中的邏輯塊有36個輸入（不含全局時鐘、全局使能控制等），16個宏單元。理論上，該邏輯塊可以實現(xiàn)個邏輯函數(shù)，每個邏輯函數(shù)最多可有個變量。本題答案：【16,36】7、【單選題】以下可編程邏輯器件中，集成密度最高的是。本題答案：【FPGA】8、【單選題】在系統(tǒng)可編程是指：對位于的可編程邏輯器件進行編程。本題答案：【用戶電路板】9、【判斷題】FPGA是一種可編程的大規(guī)模集成電路。本題答案：【正確】10、【判斷題】CPLD和FPGA實現(xiàn)邏輯函數(shù)的原理是相同的。本題答案：【錯誤】11、【判斷題】現(xiàn)在的可編程邏輯器件都是基于技術(shù)制造的。本題答案：【錯誤】12、【判斷題】GAL器件是用電可擦除工藝制造的，具有CMOS的低功耗特性。本題答案：【正確】13、【判斷題】GAL器件具有輸出邏輯宏單元，使用戶能夠按需要對輸出進行組態(tài)。本題答案：【正確】14、【判斷題】CPLD器件主要由可編程的邏輯塊、輸入/輸出塊和可編程的內(nèi)部互連線資源三部分組成。本題答案：【正確】15、【判斷題】PROM和PAL一樣，都是與陣列可編程，或陣列固定。本題答案：【錯誤】16、【判斷題】CPLD與FPGA所采用的編程技術(shù)不同，CPLD是基于SRAM的編程技術(shù)，而FPGA則是基于或快閃存儲器的編程技術(shù)。本題答案：【錯誤】17、【填空題】一旦斷電，就會丟失所有的邏輯功能的高密度可編程邏輯器件是（）。（填大寫英文字母）本題答案：【FPGA##%_YZPRLFH_%##fpga】第10章脈沖波形的產(chǎn)生與變換測驗題1、【單選題】或非門構(gòu)成的單穩(wěn)態(tài)觸發(fā)器電路如下，該單穩(wěn)態(tài)觸發(fā)器的穩(wěn)態(tài)是。本題答案：【0】2、【單選題】或非門構(gòu)成的單穩(wěn)態(tài)觸發(fā)器電路如下，該單穩(wěn)態(tài)觸發(fā)器的觸發(fā)信號是。本題答案：【正脈沖】3、【單選題】或非門構(gòu)成的單穩(wěn)態(tài)觸發(fā)器電路如下，該單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間為。本題答案：【0.7RC】4、【單選題】集成單穩(wěn)態(tài)觸發(fā)器74LS121電路結(jié)構(gòu)如下圖，該觸發(fā)器的輸出端穩(wěn)態(tài)為。本題答案：【1】5、【單選題】集成單穩(wěn)態(tài)觸發(fā)器74LS121電路結(jié)構(gòu)如下圖，該觸發(fā)器的輸入端中個為正脈沖觸發(fā)信號。本題答案：【B】6、【單選題】某單穩(wěn)態(tài)觸發(fā)器延時電路如下圖所示，該電路輸出信號的上升沿相對于的上升沿的延時時間約為。本題答案：【】7、【單選題】一單穩(wěn)態(tài)觸發(fā)器消除噪聲電路如下圖，要求該單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間。本題答案：【大于噪聲脈寬，且小于信號脈寬】8、【單選題】已知一施密特觸發(fā)器電路結(jié)構(gòu)如下，該施密特觸發(fā)器的正向閾值電壓計算式為。本題答案：【】9、【單選題】一多諧振蕩器電路如下，其振蕩周期約為。本題答案：【1.4RC】10、【單選題】由施密特觸發(fā)器構(gòu)成的多諧振蕩器，其振蕩周期與因素相關(guān)本題答案：【與RC、正向閾值電壓、負(fù)向閾值電壓以及電源電壓相關(guān)】11、【判斷題】或非門構(gòu)成的單穩(wěn)態(tài)觸發(fā)器電路如下，該單穩(wěn)態(tài)觸發(fā)器是可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器。本題答案：【錯誤】12、【判斷題】74LS121是可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器。對嗎？本題答案：【錯誤】13、【判斷題】施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。對嗎？本題答案：【正確】14、【判斷題】利用施密特觸發(fā)器對信號進行整形時，將保持源信號的周期不變。對嗎？本題答案：【正確】第11章A/D與D/A測驗題1、【單選題】一個n位D/A轉(zhuǎn)換器的分辨率可以表示為。本題答案：【n】2、【單選題】一個4位倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，電阻網(wǎng)絡(luò)的電阻取值有________種。本題答案：【2】3、【單選題】一個4位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，最低位對應(yīng)的電阻值為40千歐，則最高位對應(yīng)的阻值為千歐。本題答案：【5】4、【單選題】下面幾種A/D轉(zhuǎn)換器中，工作速度最高的是。本題答案：【并行比較型ADC】5、【單選題】為了保證取樣所得到的信號uO(t)能夠保留原輸入信號uI(t)所包含的全部信息，即能夠從信號uO(t)中將原先被取樣信號恢復(fù)出來，取樣頻率fs和輸入模擬信號的最高頻率fimax之間的關(guān)系是。本題答案：【fs≥2fimax】6、【單選題】將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)（離散）的模擬量的過程稱為。本題答案：【取樣】7、【單選題】本題答案：【110】8、【判斷題】倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的轉(zhuǎn)換精度優(yōu)于權(quán)電流型D/A轉(zhuǎn)換器。對嗎？本題答案：【錯誤】9、【判斷題】D/A轉(zhuǎn)換器的分辨率既可以用輸入數(shù)字量的位數(shù)n來表示，也有可以用最小輸出電壓與最大輸出電壓的比值來表示。對嗎？本題答案：【正確】10、【判斷題】D/A轉(zhuǎn)換過程中的非線性誤差是可以消除的。對嗎？本題答案：【錯誤】11、【判斷題】D/A轉(zhuǎn)換器的轉(zhuǎn)換速度通?？梢杂媒r間和轉(zhuǎn)換速率這兩個參數(shù)來描述。對嗎？本題答案：【正確】12、【判斷題】所有A/D轉(zhuǎn)換器中的量化方法都是一樣的。對嗎？本題答案：【錯誤】13、【判斷題】在A/D轉(zhuǎn)換過程中，必然會出現(xiàn)量化誤差。對嗎？本題答案：【正確】《數(shù)字電子技術(shù)基礎(chǔ)》期末考試試題1、【單選題】十進制數(shù)38.47的8421BCD碼表示為。本題答案：【(00111000.01000111)BCD】2、【單選題】8位二進制補碼所表示的數(shù)值范圍為。本題答案：【–128~+127】3、【單選題】十進制數(shù)–25的8位二進制補碼表示為。本題答案：【11100111】4、【單選題】無符號二進制數(shù)1001和0101的乘積等于。本題答案：【101101】5、【單選題】十六進制數(shù)(4E.C)H轉(zhuǎn)換成二進制數(shù)為。本題答案：【01001110.11】6、【單選題】二進制數(shù)(101.101)B轉(zhuǎn)換成十進制數(shù)為。本題答案：【5.625】7、【單選題】將二進制數(shù)(11111111)B轉(zhuǎn)換成十進制數(shù)是。本題答案：【255】8、【單選題】將二進制補碼(11111111)B轉(zhuǎn)換成十進制數(shù)，其真實值是。本題答案：【-1】9、【單選題】邏輯函數(shù)=。本題答案：【B】10、【單選題】已知,則=___________________。本題答案：【】11、【單選題】邏輯函數(shù)F=A(B+C)的對偶函數(shù)F'是。本題答案：【】12、【單選題】邏輯函數(shù)F的反函數(shù)為，則函數(shù)F＝。本題答案：【】13、【單選題】函數(shù)轉(zhuǎn)換成或非－或非式為.本題答案：【】14、【單選題】本題答案：【】15、【單選題】6變量邏輯函數(shù)F的一個最小項為m3，則m3+m3+m3的值為本題答案：【】16、【單選題】將函數(shù)本題答案：【】17、【單選題】邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡與或表達(dá)式正確的是。本題答案：【】18、【單選題】邏輯函數(shù)F的卡諾圖如圖所示，以下關(guān)于F的最簡或與表達(dá)式正確的是。本題答案：【】19、【單選題】邏輯函數(shù)L的卡諾圖如圖所示，以下關(guān)于L的最簡與或表達(dá)式正確的是。本題答案：【】20、【單選題】下面哪種說法是正確的？。本題答案：【組合邏輯電路的輸出只取決于當(dāng)前時刻的輸入；】21、【單選題】某電路如下圖所示，輸出邏輯表達(dá)式為。本題答案：【】22、【單選題】圖示電路的邏輯功能是。本題答案：【奇校驗電路】23、【單選題】一個輸入為32線的二進制優(yōu)先編碼器，其編碼輸出端至少有線。本題答案：【5】24、【單選題】如果用3線-8線譯碼器（74HC138）和2線-4線譯碼器（74HC139）構(gòu)成5線-32線譯碼器，則需要。本題答案：【4片74HC138和1片74HC139】25、【單選題】如果用1片8路數(shù)據(jù)選擇器（74HC151）實現(xiàn)函數(shù)L=AB+BC（A、B和C分別對應(yīng)數(shù)據(jù)選擇器的高、中、低位地址端），則應(yīng)使。本題答案：【D3=D6=D7=1，D0=D1=D2=D4=D5=0；】26、【單選題】下面關(guān)于組合邏輯電路中競爭冒險的說法，正確的是。本題答案：【競爭冒險的本質(zhì)是門電路的傳輸延遲；】27、【單選題】試判斷下圖所示電路的邏輯功能。本題答案：【全加器】28、【單選題】設(shè)A1，A0為四選一數(shù)據(jù)選擇器的地址碼，其中A1為地址高位，A0為地址低位，X0~X3為數(shù)據(jù)輸入，Y為數(shù)據(jù)輸出，則輸出Y與Xi和Ai之間的邏輯表達(dá)式為。本題答案：【】29、【單選題】八路數(shù)據(jù)選擇器如圖所示，該電路實現(xiàn)的邏輯函數(shù)是F=。本題答案：【】30、【單選題】下列各函數(shù)相等，其中無冒險現(xiàn)象的邏輯函數(shù)是。本題答案：【】31、【單選題】下圖所示是一個用四位加法器構(gòu)成的代碼變換電路，若輸入信號E3，E2，E1，E0為余3BCD碼，則輸出端S3S2S1S0是。本題答案：【8421BCD碼】32、【單選題】由4位全加器74HC283構(gòu)成的電路如圖所示，輸入X(X1X0)為二進制數(shù)，則Y的表達(dá)式為。本題答案：【Y=5X】33、【單選題】一個觸發(fā)器可記錄一位二進制代碼，它有個穩(wěn)態(tài)。本題答案：【2】34、【單選題】下圖所示觸發(fā)器電路，正確的輸出波形是。本題答案：【QA】35、【單選題】由D觸發(fā)器構(gòu)成的電路及輸入信號如圖所示，電路的初始狀態(tài)Q0、Q1均為0，則輸出波形為。本題答案：【】36、【單選題】具有直接復(fù)位端和處于何種狀態(tài)？本題答案：【】37、【單選題】由與非門構(gòu)成基本SR鎖存器時，其約束條件是。本題答案：【】38、【單選題】由或非門構(gòu)成基本SR鎖存器時，其約束條件為。本題答案：【SR=0】39、【單選題】由D觸發(fā)器構(gòu)成JK觸發(fā)器的電路是。本題答案：【】40、【單選題】為了將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，下圖所示的虛線框內(nèi)應(yīng)該是。本題答案：【同或門】41、【單選題】一個T’觸發(fā)器，令其初態(tài)為0，則經(jīng)過2017個時鐘脈沖后其狀態(tài)為。本題答案：【1】42、【單選題】下圖是D觸發(fā)器定時圖，指出t0~t4各個時間段中，個時間段表示輸入信號D的建立時間，個時間段表示輸入信號D的保持時間。本題答案：【t0，t1】43、【單選題】不能構(gòu)成移位寄存器的有本題答案：【基本SR鎖存器】44、【單選題】時序電路輸入和輸出波形如圖所示，該電路至少需要個觸發(fā)器。本題答案：【3】45、【單選題】某串行輸入串行輸出右移位寄存器有256位，已知時鐘頻率為2MHz，數(shù)據(jù)從輸入端到達(dá)輸出端被延遲時間為。本題答案：【】46、【單選題】米利型時序電路的輸出是的函數(shù)，穆爾型時序電路的輸出是的函數(shù)。本題答案：【輸入和狀態(tài)變量，狀態(tài)變量】47、【單選題】由T觸發(fā)器構(gòu)成時序電路如圖所示，電路的有效循環(huán)狀態(tài)數(shù)為，電路自啟動。本題答案：【4；能】48、【單選題】由D觸發(fā)器構(gòu)成時序電路如圖所示，Q1為CP的分頻，電路自啟動。本題答案：【4；能】49、【單選題】由D觸發(fā)器構(gòu)成的3位計數(shù)器如圖所示，電路自啟動。本題答案：【環(huán)形；能】50、【單選題】由JK觸發(fā)器構(gòu)成時序電路如圖所示，電路為進制計數(shù)器，電路自啟動。本題答案：【6；能】51、【單選題】某時序電路的狀態(tài)轉(zhuǎn)換圖如下圖所示，若輸入序列X=110101時，設(shè)起始狀態(tài)為S0，則最終狀態(tài)為。本題答案：【S1】52、【單選題】一個米利型“0011”序列脈沖檢查電路的最簡狀態(tài)表中包含個狀態(tài)，電路中有個觸發(fā)器。本題答案：【4，2】53、【單選題】某同步時序電路的狀態(tài)表如表所示。若電路的初始狀態(tài)為A，輸入序列X等于011001，則電路產(chǎn)生的輸出相應(yīng)序列為。本題答案：【000010】54、【單選題】某同步時序電路的狀態(tài)圖如圖所示。若電路的初始狀態(tài)為A，則在輸入序列01011011作用下的狀態(tài)和輸出相應(yīng)序列分別為和。本題答案：【ABABCABC，00000100】55、【單選題】由74xx161組成的電路如圖所示，Q3相對于CP是分頻，Q3的占空比是。本題答案：【10，50%】56、【單選題】電路如圖所示，假設(shè)初始狀態(tài)Q2Q1Q0=000。由FF1和FF0構(gòu)成的電路是進制計數(shù)器。這個電路為計數(shù)器。本題答案：【3；6】57、【單選題】同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是。本題答案：【工作速度快】58、【單選題】采用反饋清零法，利用具有異步清零功能的集成計數(shù)器74LVC161構(gòu)成模9計數(shù)器，從狀態(tài)0000開始計數(shù)，需將Q3端和端輸出的信號通過一個與非門接至清零端口.本題答案：【Q0】59、【單選題】阻塞性賦值運算符為。本題答案：【=】60、【單選題】已知a=3'b101，b=5'b11001，那么{b,a}＝.本題答案：【8’b11001101】61、【單選題】已知a=4’b1010，b=4’b1100，那么(ab)＝.本題答案：【1’b0】62、【單選題】下列VerilogHDL程序所描述電路是.moduleTRI(EN,IN,OUT);inputIN,EN;outputOUT;assignOUT=EN?IN:1'bZ;endmodule本題答案：【三態(tài)門】63、【單選題】如下VerilogHDL程序所描述的是一個觸發(fā)器，對它的描述正確的是.moduleFF(Q,Data,CP,nCR)inputData,CP,nCR;outputregQ;always@(posedgeCPornegedgenCR)beginif(!nCR)Q=0;elseQ=Data;endendmodule本題答案：【該觸發(fā)器對CP信號的上升沿敏感，nCR為低電平有效的異步清零端?！?4、【單選題】下列VerilogHDL程序所描述電路功能是.moduleShiftReg(Q,Din,CP,CLR_);inputDin;//SerialDatainputsinputCP,nCR;//ClockandClearoutputreg[3:0]Q;//Registeroutputalways@(posedgeCPornegedgenCR)if(!nCR)Q=4'b0000;elsebeginQ[3]=Din;Q[2:0]=Q[3:1];endendmodule本題答案：【移位寄存器】65、【單選題】下列VerilogHDL程序所描述電路功能是.module_4bit_cnt(CP,nCR,Q,Mod);inputCP,nCR,Mod;outputreg[3:0]Q;always@(posedgeCPornegedgenCR)if(~nCR)Q=4'b0000;elseif(Mod==1)Q=Q+1'b1;elseQ=Q-1'b1;endmodule本題答案：【具有異步清零功能的可逆計數(shù)器。Mod=1，遞增計數(shù)，Mod=0，遞減計數(shù)?！?6、【單選題】下列VerilogHDL程序所描述電路功能是.moduleCNT(EN,CP,nCR,Q);inputEN,CP,nCR;outputreg[3:0]Q;always@(posedgeCPornegedgenCR)if(~nCR)Q=4'b0000;elseif(EN)beginif(Q=4'b1001)Q=4'b0000;elseQ=Q+1'b1;endelseQ=Q;endmodule本題答案：【具有異步清零功能的十進制遞增計數(shù)器。】67、【單選題】對于下圖所示電路，其輸出邏輯表達(dá)式L=。本題答案：【】68、【單選題】對于下圖所示電路，其輸出邏輯表達(dá)式L=______________本題答案：【】69、【單選題】對于下圖所示電路，其輸出邏輯表達(dá)式L=。本題答案：【】70、【單選題】有一個集成電路，手冊上規(guī)定VOL(max)=0.33V，VIL(max)=1.35V，VOH(min)=3.84V，VIH(min)=3.15V。那么差值VIL(max)-VOL(max)=1.02，稱為；VOH(min)-VIH(min)=0.69V，稱為。本題答案：【低電平噪聲容限，高電平噪聲容限】71、【單選題】CMOS門電路的特點：靜態(tài)功耗；而動態(tài)功耗隨著工作頻率的提高而；輸入電阻；抗干擾能力于TTL。本題答案：【極低；增加；很大；高】72、【單選題】漏極開路門使用時需要在與之間接一個電阻。本題答案：【輸出端；電源】73、【單選題】在下圖所示的三態(tài)門中，使能控制端EN1和EN2為0時，三態(tài)門輸出為高阻態(tài)；EN1和EN2為1時，三態(tài)門為工作狀態(tài)。不能保證該電路正常工作的條件是。本題答案：【EN1=EN2=1】74、【單選題】一個存儲容量為256×8位的ROM，其地址碼應(yīng)為位。本題答案：【8】75、【單選題】64K×8的存儲器共有__________。本題答案：【16根地址線，8根數(shù)據(jù)線】76、【單選題】設(shè)存儲器的起始地址為全0，那么4K×4存儲系統(tǒng)的最高地址的十六進制地址碼是。本題答案：【FFFH】77、【單選題】用ROM實現(xiàn)兩個3位二進制數(shù)相乘的乘法器時，存儲器的容量至少需要位。本題答案：【】78、【單選題】用ROM實現(xiàn)無符號16位二進制數(shù)的加/減運算，要求有加/減模式控制、低位的進位輸入以及進位輸出。該ROM的地址線至少需要有根?數(shù)據(jù)線至少需要有根?本題答案：【34，17】79、【單選題】如果用容量為8K×8位的SRAM芯片構(gòu)成16K×16位的存儲器系統(tǒng)，需要片SRAM芯片。本題答案：【4】80、【單選題】用ROM實現(xiàn)將8位二進制數(shù)轉(zhuǎn)換成十進制數(shù)（用BCD碼表示）時，所需的容量為位。本題答案：【】81、【單選題】下圖所示ROM存儲芯片讀時序圖中，表示地址存取時間tAA的時間參數(shù)是。本題答案：【C】82、【單選題】以下哪類存儲器的容量不能直接用表達(dá)式進行計算。其中，A表示存儲芯片的地址線位數(shù)，D表示存儲芯片的數(shù)據(jù)線位數(shù)。本題答案：【DRAM】83、【單選題】在可編程器件的結(jié)構(gòu)圖中，陣列中的橫線與豎線的交叉點上畫“”，表示。本題答案：【編程連接】84、【單選題】GAL的與陣列，或陣列。本題答案：【可編程，固定】85、【單選題】邏輯電路如圖所示，輸出邏輯函數(shù)表達(dá)式為。本題答案：【】86、【單選題】采用查找表(LUT)實現(xiàn)邏輯函數(shù)的可編程器件是。本題答案：【FPGA】87、【單選題】若某CPLD中的邏輯塊有36個輸入（不含全局時鐘、全局使能控制等），16個宏單元。理論上，該邏輯塊可以實現(xiàn)個邏輯函數(shù)，每個邏輯函數(shù)最多可有個變量。本題答案：【16,36】88、【單選題】兩輸入LUT示意圖如圖所示，其邏輯函數(shù)表達(dá)式L=。本題答案：【】89、【單選題】已知邏輯函數(shù)，若用2輸入的LUT實現(xiàn)該邏輯函數(shù)，需要個LUT。本題答案：【4】90、【單選題】下列電路可以用作空調(diào)溫度的控制電路。本題答案：【施密特觸發(fā)器】91、【單選題】下列電路可以應(yīng)用于觸摸感應(yīng)燈。本題答案：【單穩(wěn)態(tài)觸發(fā)器】92、【單選題】在一個施密特觸發(fā)器的輸入端輸入一個頻率為20kHz的正弦波，則在其輸出端得到的方波的頻率為本題答案：【20kHz】93、【單選題】一個施密特觸發(fā)器的正向閾值電壓為4.5V，負(fù)向閾值電壓為2V，則其回差電壓為。本題答案：【2.5V】94、【單選題】現(xiàn)有一個多諧振蕩器，其暫穩(wěn)態(tài)1維持時間為0.1ms，暫穩(wěn)態(tài)2維持時間為0.15ms，該電路輸出波形的頻率為。本題答案：【4kHz】95、【單選題】某8位D/A轉(zhuǎn)換器最大輸出電壓為5V，則輸入數(shù)字量為時，輸出電壓為2V。本題答案：【01100110】96、【單選題】如圖所示的四位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若參考電壓本題答案：【-0.4V】97、【單選題】下列不屬于D/A轉(zhuǎn)換誤差。本題答案：【輸入誤差】98、【單選題】A/D轉(zhuǎn)換器的系統(tǒng)誤差是指。本題答案：【量化誤差】99、【單選題】下列A/D轉(zhuǎn)換器中，工作速度最高的