《計(jì)算機(jī)組裝與維護(hù)》課件第4章

第4章內(nèi)存4.1存儲(chǔ)器概述4.2內(nèi)存條的安裝與拆卸4.3存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) 4.4內(nèi)存技術(shù)4.5高速緩沖技術(shù) 4.6內(nèi)存技術(shù)發(fā)展趨勢(shì) 小結(jié)內(nèi)存又稱(chēng)主存儲(chǔ)器，主要用于存取計(jì)算機(jī)的程序和數(shù)據(jù)。在計(jì)算機(jī)中，一般用半導(dǎo)體存儲(chǔ)器作為主存儲(chǔ)器(見(jiàn)圖4-1)，存放當(dāng)前正在運(yùn)行的程序和數(shù)據(jù)。確切地說(shuō)，主存儲(chǔ)器是動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DynamicRandom-AccessMemory，DRAM)，俗稱(chēng)內(nèi)存條。內(nèi)存直接影響到計(jì)算機(jī)系統(tǒng)的穩(wěn)定性和整機(jī)性能。

圖4-1早期的DIP封裝的DRAM和筆記本內(nèi)存條(144線SODIMM)

DRAM只能將數(shù)據(jù)保持很短的時(shí)間，為了保持?jǐn)?shù)據(jù)，DRAM必須每隔一定時(shí)間(毫秒級(jí))刷新(refresh)一次。如果存儲(chǔ)單元沒(méi)有被刷新，數(shù)據(jù)就會(huì)丟失。當(dāng)然，在主板上還使用了其他種類(lèi)的半導(dǎo)體存儲(chǔ)器，如靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)，通常又稱(chēng)為高速緩沖存儲(chǔ)器(Cache)。隨著計(jì)算機(jī)技術(shù)的發(fā)展，高速緩存已集成到CPU中。硬盤(pán)、磁盤(pán)、磁帶、光盤(pán)作為外存儲(chǔ)器或輔助存儲(chǔ)器(見(jiàn)圖4-2)，存放了當(dāng)前不運(yùn)行的大量程序和數(shù)據(jù)。4.1存?儲(chǔ)?器?概?述

圖4-2HPSurestoreDat818自動(dòng)加載磁帶機(jī)及硬盤(pán)、光盤(pán)

RAM一般分為DRAM、SRAM兩大類(lèi)。RAM需要加電來(lái)保存數(shù)據(jù)，一旦失電，數(shù)據(jù)將消失，所以又叫易失性存儲(chǔ)器。

半導(dǎo)體存儲(chǔ)器可隨機(jī)訪問(wèn)任一單元，通過(guò)地址總線來(lái)確定所訪問(wèn)的存儲(chǔ)器單元。DRAM通常由行地址和列地址確定；SRAM由線性地址直接確定；輔助存儲(chǔ)器一般為串行訪問(wèn)存儲(chǔ)器，每一存儲(chǔ)單元存放在不同的物理位置上，訪問(wèn)指定信息時(shí)需要找到信息所存儲(chǔ)的物理位置，讀/寫(xiě)時(shí)需要按順序一位一位地進(jìn)行。串行存儲(chǔ)器又可分為順序存取存儲(chǔ)器和直接存取存儲(chǔ)器。例如：磁帶上的信息以順序的方式存儲(chǔ)在磁帶上，讀/寫(xiě)時(shí)要待磁帶移到合適的位置后才能順序地讀/寫(xiě)，需要耗費(fèi)很多的時(shí)間，這稱(chēng)為順序存取存儲(chǔ)器；而磁盤(pán)存儲(chǔ)器對(duì)信息的存取包括兩個(gè)操作：①磁頭直接移到信息所在區(qū)域(磁道)，②從磁道的合適位置開(kāi)始順序讀/寫(xiě)，所以磁盤(pán)就是串行直接存取存儲(chǔ)器。4.1.1半導(dǎo)體存儲(chǔ)器的分類(lèi)

半導(dǎo)體存儲(chǔ)器分為非易失性存儲(chǔ)器和易失性存儲(chǔ)器(RAM)兩種。非易失性存儲(chǔ)器內(nèi)存儲(chǔ)的信息不會(huì)因停電而改變；易失性存儲(chǔ)器(RAM)存儲(chǔ)的信息可隨時(shí)改寫(xiě)，停電后存儲(chǔ)器內(nèi)保存的信息將丟失。EEPROM和FLASH是一個(gè)特例，從改寫(xiě)特性看，它們是RAM，從存儲(chǔ)特性看，它們是ROM，它們?nèi)詫俜且资源鎯?chǔ)器。

隨機(jī)存儲(chǔ)器在計(jì)算機(jī)運(yùn)行時(shí)可隨時(shí)讀出和寫(xiě)入信息，所以又稱(chēng)為可讀寫(xiě)存儲(chǔ)器。如果電源斷電，其內(nèi)部信息立即丟失。隨機(jī)存取存儲(chǔ)器用來(lái)存放現(xiàn)場(chǎng)輸入數(shù)據(jù)、計(jì)算機(jī)采集的信息、運(yùn)算結(jié)果和要輸出的數(shù)據(jù)等。

RAM按照其基本存儲(chǔ)電路的結(jié)構(gòu)和特性，分為靜態(tài)RAM(SRAM)和動(dòng)態(tài)RAM(DRAM)兩大類(lèi)。內(nèi)存的種類(lèi)很多，有不同的分類(lèi)方法，常見(jiàn)的分類(lèi)如下。

1.內(nèi)存按組成結(jié)構(gòu)分類(lèi)

按照插座結(jié)構(gòu)分類(lèi)，內(nèi)存可分為SIMM、DIMM兩類(lèi)。

按內(nèi)存模組外觀分類(lèi)，內(nèi)存可分為30線、72線、80線、100線、144線、168線、184線、200線、240線和卡式、插座式等類(lèi)。

按芯片類(lèi)別分類(lèi)，內(nèi)存可分為FPM、EDO、SDRAM、RAMBUS、DDR、DDR2、DDR3等類(lèi)。

按綜合性能分類(lèi)，內(nèi)存可分為普通(無(wú)任何特殊功能)、帶校驗(yàn)(自動(dòng)檢錯(cuò))、帶糾錯(cuò)(自動(dòng)糾錯(cuò))等三種。

各種規(guī)格內(nèi)存芯片如表4-1所示。表4-1各種規(guī)格的內(nèi)存芯片匯總表2.內(nèi)存按存儲(chǔ)器特性分類(lèi)

內(nèi)存按存儲(chǔ)器特性分類(lèi)：

1)非易失性存儲(chǔ)器(Non-VolatileMemory，NVM)

掩膜ROM(ReadOnlyMemory)：由生產(chǎn)廠家用最后一道掩膜工藝來(lái)寫(xiě)入信息，用戶不能再作更改。掩膜ROM集成度高，制造成本低，適合用于定型產(chǎn)品的大批量生產(chǎn)。

可編程ROM(PROM)：芯片在出廠前未寫(xiě)入信息，用戶使用時(shí)可根據(jù)要求自行寫(xiě)入信息(即編程)(見(jiàn)圖4-3)。編程是在專(zhuān)用編程器上實(shí)現(xiàn)的，一旦編程后，芯片的內(nèi)容不能再作更改。紫外線可擦除可編程存儲(chǔ)器(ErasableProgrammableRead-OnlyMemory，EPROM)：可用編程器進(jìn)行編程，也可用紫外線擦除其內(nèi)容，如圖4-4所示。當(dāng)需要修改存儲(chǔ)內(nèi)容時(shí)，先移除芯片窗口上的遮蓋物，將芯片放在專(zhuān)用的擦除器中，用紫外線照射芯片窗口使其MOS電路復(fù)位，則原存信息被擦除，然后重新編程，這樣可反復(fù)使用。EPROM常見(jiàn)于一些早期的主板和顯卡上。EPROM芯片的內(nèi)容要專(zhuān)用的設(shè)備才能擦除，因而它就不怕CIH病毒，寫(xiě)入數(shù)據(jù)時(shí)，需要專(zhuān)用的編程器。EPROM雖較EEPROM價(jià)低，但升級(jí)不方便，這就是現(xiàn)在的主板為什么都采用EEPROM的原因。

圖4-3可編程ROM

圖4-4紫外線可擦除可編程EPROM電可擦除可編程存儲(chǔ)器(ElectricallyErasableProgrammableRead-OnlyMemory，EEPROM或E2PROM)：現(xiàn)在主板的BIOS都采用這種芯片(又稱(chēng)FLASH)，如圖4-5所示。EEPROM最大的特點(diǎn)是擦寫(xiě)方便，只要使用專(zhuān)用的讀寫(xiě)程序就可以隨時(shí)對(duì)其進(jìn)行更新，也就是現(xiàn)在常說(shuō)的BIOS升級(jí)。現(xiàn)在，新產(chǎn)品的出貨速度很快，難免有不完善的地方，BIOS升級(jí)在所難免。盡管EEPROM價(jià)格貴一些，但BIOS仍普遍使用它。EEPROM也有致命的缺點(diǎn)，如遇到像CIH類(lèi)病毒的攻擊，病毒就會(huì)對(duì)其內(nèi)容進(jìn)行更改，造成主板癱瘓；或者升級(jí)過(guò)程中遭遇停電，同樣會(huì)導(dǎo)致主板不能正常開(kāi)機(jī)。所以當(dāng)前主板普遍采用雙BIOS。

圖4-5FLASH和EEPROM

2)易失性存儲(chǔ)器(VolatileMemory，VM)

隨機(jī)存取存儲(chǔ)器(RandomAccessMemory，RAM)又叫易失性存儲(chǔ)器。ROM中的信息只能被讀出，而不能被操作者修改或刪除，故一般用于存放固定的程序，如監(jiān)控程序等。RAM就是平常所說(shuō)的內(nèi)存，可與外部存儲(chǔ)器交換信息和作堆棧用，主要用來(lái)存放各種現(xiàn)場(chǎng)的輸入、輸出數(shù)據(jù)及中間計(jì)算結(jié)果等。它的存儲(chǔ)單元可以讀出，也可以寫(xiě)入或改寫(xiě)。RAM由雙穩(wěn)態(tài)電路或電容存儲(chǔ)信息，所以只能暫存程序和數(shù)據(jù)，一旦關(guān)閉電源或發(fā)生斷電，其中的數(shù)據(jù)就會(huì)丟失。

現(xiàn)在的RAM多為MOS型半導(dǎo)體電路，它分為靜態(tài)和動(dòng)態(tài)兩種。動(dòng)態(tài)RAM(DRAM)是靠MOS電路中的柵極電容來(lái)存儲(chǔ)(記憶)信息的。由于電容上的電荷會(huì)泄漏，需要定時(shí)給予補(bǔ)充(刷新(refresh))，所以動(dòng)態(tài)RAM需要刷新電路。動(dòng)態(tài)RAM比靜態(tài)RAM集成度高，功耗低，位單位成本低，適于作大容量存儲(chǔ)器。所以主存通常采用動(dòng)態(tài)RAM。另外，動(dòng)態(tài)RAM可用于顯卡、聲卡、硬盤(pán)等設(shè)備，充當(dāng)設(shè)備的高速緩存或保存程序與數(shù)據(jù)。靜態(tài)RAM(SRAM)是靠雙穩(wěn)態(tài)觸發(fā)單元電路來(lái)存儲(chǔ)(記憶)信息的。靜態(tài)RAM通常作為主存的高速緩存存儲(chǔ)器(Cache)使用。

CMOSSRAM通常叫做CMOS，實(shí)際上是用CMOS工藝制造的一種低功耗靜態(tài)隨機(jī)存儲(chǔ)器。它存儲(chǔ)系統(tǒng)參數(shù)、時(shí)間信息等。紐扣電池提供CMOSSRAM和時(shí)鐘電路的工作電源。CMOSSRAM、時(shí)鐘電路的整個(gè)工作電流控制在幾十微安以內(nèi)，通常一顆紐扣電池可工作好幾年。由于需要特殊工藝制造靜態(tài)隨機(jī)存儲(chǔ)器，以保持較低的功耗，因此人們習(xí)慣于稱(chēng)它為CMOS。與一般的SRAM相比，CMOSSRAM的存取速度較低。金屬-氧化物-半導(dǎo)體(Metal-Oxide-Semiconductor)結(jié)構(gòu)的場(chǎng)效應(yīng)管簡(jiǎn)稱(chēng)MOS場(chǎng)效應(yīng)管，有P型MOS管和N型MOS管之分。由MOS管構(gòu)成的集成電路稱(chēng)為MOS集成電路，而由PMOS管和NMOS管共同構(gòu)成的互補(bǔ)型MOS集成電路即為CMOS-IC(ComplementaryMOSIntegratedCircuit)。4.1.2半導(dǎo)體存儲(chǔ)器的性能參數(shù)

內(nèi)存的容量通常以單位KB、MB或GB(注意：B表示字節(jié)Byte，b表示位bit)表示。

位/比特(bit)：這是內(nèi)存中最小的單位，二進(jìn)制數(shù)序列中的一個(gè)0或一個(gè)1就是一比特(bit)。

字節(jié)(B，Byte)：是計(jì)算機(jī)中最常用、最基本的存儲(chǔ)器單位。一個(gè)字節(jié)等于8個(gè)比特，即1Byte

=

8bit。

千字節(jié)(KB、KiloByte)：電腦的內(nèi)存容量都很大，一般都是以千字節(jié)作單位來(lái)表示的，1KB

=

1024Bytes。兆字節(jié)(MB，MegaByte)：從20世紀(jì)90年代開(kāi)始微機(jī)的硬盤(pán)和內(nèi)存等一般都是以兆字節(jié)(MB)為單位來(lái)表示。1MB

=

1024

KB。

吉字節(jié)(GB，GigaByte)：目前市場(chǎng)流行的微機(jī)的硬盤(pán)已經(jīng)達(dá)到幾百吉字節(jié)。1

GB

=

1024MB。

太字節(jié)(TB，TeraByte)：1

TB

=

1024

GB。

(1)內(nèi)存條的工作電壓。早期的FPM內(nèi)存和EDO內(nèi)存條均使用5V電壓，現(xiàn)在有使用3.3V的。SDRAM使用3.3V電壓。DDR內(nèi)存使用2.5V電壓，采用接口標(biāo)準(zhǔn)SSTL_2I/O。DDR2內(nèi)存的工作電壓為1.8V，采用接口標(biāo)準(zhǔn)SSTL_18I/O。DDR3內(nèi)存的工作電壓為圖4-6DDR、DDR2和DDR3的不同缺口位置

1.5V，采用接口標(biāo)準(zhǔn)SSTL_15I/O。DDR4內(nèi)存的工作電壓為1.2V以下。隨著工作電壓的降低，相同數(shù)據(jù)傳輸量的功耗將明顯下降。

(2)內(nèi)存條容量。計(jì)算機(jī)系統(tǒng)中，內(nèi)存的容量等于插在主板內(nèi)存插槽上所有內(nèi)存條容量的總和。內(nèi)存容量的上限一般由CPU、主板芯片組和內(nèi)存插槽決定。特別是內(nèi)存多通道技術(shù)的出現(xiàn)，支持幾個(gè)通道，就必須選用幾根內(nèi)存條，這樣才能發(fā)揮多通道技術(shù)的作用。目前絕大部分芯片組可以支持2GB或以上的內(nèi)存，主流的芯片組可以支持4GB或以上的內(nèi)存。目前內(nèi)存控制器已集成至CPU，因此，支持的內(nèi)存條容量將由CPU和主板共同決定。32位操作系統(tǒng)最多只支持4GB內(nèi)存。

(3)內(nèi)存條的接口類(lèi)型與引腳。內(nèi)存條的接口類(lèi)型是根據(jù)其金手指數(shù)量來(lái)劃分的。金手指是內(nèi)存條與內(nèi)存條插槽之間的連接接口。早期的內(nèi)存是30腳或72腳。對(duì)于臺(tái)式機(jī)而言，DDR采用184腳接口，而DDR2和DDR3均采用240腳接口，而且其工作電壓和接口均不兼容。DDR、DDR2和DDR3的缺口位置如圖4-6所示。

(4)內(nèi)存條等效主頻。內(nèi)存存取數(shù)據(jù)的時(shí)間，即存儲(chǔ)器進(jìn)行一次完整的存取操作所需要的時(shí)間，單位為納秒。內(nèi)存上標(biāo)有-5、-6、等字樣，表示存取時(shí)間，-5表示50ns，-6表示60

ns，時(shí)間越小，速度越快。盡管內(nèi)存的制造流程在不斷改進(jìn)，但作為單個(gè)的DRAM，存取速度提高并不大。

CPU的速度在不斷提高，CPU與內(nèi)存之間的數(shù)據(jù)交換存在瓶頸。目前主要采用了DDR1、DDR2、DDR3等預(yù)提取技術(shù)或并行提取技術(shù)，可在內(nèi)存內(nèi)核頻率(100

MHz、133

MHz、166

MHz、200

MHz)變化不大的情況下，實(shí)現(xiàn)內(nèi)存條I/O與CPU接口速度的大幅提升。例如DDR3-1600，數(shù)據(jù)傳輸率達(dá)1600MT/s，內(nèi)存條I/O與CPU接口之間主頻達(dá)800MHz。定義這個(gè)頻率作為內(nèi)存主頻顯然不合適，容易混淆。作為一般用戶，只要知道內(nèi)存條等效主頻這個(gè)概念就行了，因此可以把DDR3-1600(1600MT/s，每周期傳輸兩次數(shù)據(jù))之800MHz定義為內(nèi)存等效主頻。單根內(nèi)存條數(shù)據(jù)線為64位，8個(gè)字節(jié)寬，那么DDR3-1600單根內(nèi)存條的數(shù)據(jù)帶寬

=

1600

×

8

=

12

800(MB/s)

=

12.8(GB/s)。

(5)

CL-tRCD-tRP參數(shù)。CL是CASLatenciestime的縮寫(xiě)，表示列地址選通延時(shí)；tRCD是RAStoCASDelay的縮寫(xiě)，表示行地址選通延時(shí)；tRP是RowPrechargetime的縮寫(xiě)，表示行預(yù)充電時(shí)間。

內(nèi)存條的等效主頻越來(lái)越高，但內(nèi)存讀取時(shí)列地址、行地址選通延時(shí)并沒(méi)有多少變化。以列地址為例，DDR設(shè)置的CL值通常較小，一般為2、2.5、3；而DDR2設(shè)置的CL值通常較大，一般為4、5、6；而DDR3設(shè)置的CL值更大，一般為9、10、11；顯然這是因?yàn)镈DR3內(nèi)存數(shù)據(jù)傳輸時(shí)鐘頻率較高的緣故。DDR3-1600K之CL-tRCD-tRP分別為11、11、11，下面驗(yàn)證其參數(shù)的可行性。查SDRAM(EBJ21UE8BFU0-GN-F)之CL值為13.125ns，DDR3-1600之等效主頻為800MHz，周期為1.25ns，即CL

=

11

×

1.25ns

=

13.75ns，即CL設(shè)定值為13.75ns，大于其實(shí)際值13.125ns，符合要求。

(6)內(nèi)存的奇偶校驗(yàn)。為校驗(yàn)內(nèi)存存取過(guò)程中是否準(zhǔn)確無(wú)誤，每8位配備1位作為奇偶校驗(yàn)，以配合主板上的奇偶校驗(yàn)電路對(duì)存取的數(shù)據(jù)進(jìn)行準(zhǔn)確性校驗(yàn)，這需要在內(nèi)存條上額外加裝一塊存儲(chǔ)芯片。現(xiàn)在一般不帶校驗(yàn)位：一方面是為了降低成本；另一方面，即使知道發(fā)生錯(cuò)誤也于事無(wú)補(bǔ)。內(nèi)存的穩(wěn)定性主要靠制造過(guò)程和系統(tǒng)參數(shù)的正確設(shè)置來(lái)保證。

(7)內(nèi)存芯片的封裝形式。

DIP(DualIn-LinePackage)：雙列直插式封裝。

ZIP(Zig-zagIn-LinePackage)：?jiǎn)瘟兄辈迨椒庋b。

SOJ(SmallOut-LineJ-Lead)：是一種普通的DRAM封裝形式，它采用J形的管腳排列在芯片的兩邊(見(jiàn)圖4-7)。

圖4-7SOJ封裝、TSOP封裝和FBGA封裝

TSOP(ThinSmallOut-LinePackage)：也是DRAM的一種封裝形式，但它的封裝厚度只有SOJ的1/3。TSOPDRAM被廣泛運(yùn)用于SODIMM和IC卡式內(nèi)存。

FBGA：與TSOP封裝形式不同，F(xiàn)BGA封裝提供了更好的電氣性能與散熱性，無(wú)管腳，這為DDR2和DDR3內(nèi)存的穩(wěn)定工作與未來(lái)工作頻率的提高提供了良好的保障。DDR2和DDR3內(nèi)存均采用FBGA封裝形式。4.1.3內(nèi)存的選購(gòu)

內(nèi)存直接關(guān)系到計(jì)算機(jī)整機(jī)的穩(wěn)定性和其他性能，因此，在選購(gòu)內(nèi)存時(shí)，必須清楚內(nèi)存的各項(xiàng)參數(shù)和技術(shù)指標(biāo)，下面介紹如何選購(gòu)內(nèi)存。

(1)內(nèi)存速度。選用DDR3-1600還是DDR3-1333，要先看內(nèi)存控制器是在CPU上還是在北橋芯片上，然后確定支持的內(nèi)存條類(lèi)型，看其是否支持多通道技術(shù)，確保其數(shù)據(jù)帶寬相匹配。

(2)內(nèi)存容量。目前，主流計(jì)算機(jī)的內(nèi)存一般為1

GB、2

GB和4

GB。對(duì)于一般用戶，1

GB和2

GB的內(nèi)存基本滿足需求；對(duì)于游戲愛(ài)好者和圖形設(shè)計(jì)者應(yīng)配置2

GB和4

GB內(nèi)存。32位操作系統(tǒng)支持不超過(guò)4

GB的內(nèi)存。

(3)內(nèi)存條的數(shù)量。內(nèi)存條的數(shù)量由系統(tǒng)支持的通道數(shù)決定。支持3通道至少需要配3根內(nèi)存條才能發(fā)揮作用。單條內(nèi)存容量由內(nèi)存總?cè)萘砍酝ǖ罃?shù)，然后取整。

(4)品牌的選擇。內(nèi)存條是由內(nèi)存顆粒和其他相關(guān)電路組成的，而內(nèi)存顆粒的性能在一定程度上決定了內(nèi)存性能的好壞。常見(jiàn)的內(nèi)存顆粒廠商有三星(SAMSUNG，韓國(guó))、美光(Micron，美國(guó))、英飛凌(Infineon，德國(guó))、Hynix(韓國(guó))、南亞(Nanya，中國(guó)臺(tái)灣)、爾必達(dá)(ELPIDA，日本)、茂矽(MoselVitelic，中國(guó)臺(tái)灣)、力晶(Powerchip，中國(guó)臺(tái)灣)、華邦(Winbond，中國(guó)臺(tái)灣)、沖電氣(Oki，日本)等企業(yè)。

較有名的內(nèi)存條生產(chǎn)商有金士頓(Kingston)、金邦(GEIL)、宇瞻(Apacer)、三星(SAMSUNG)、威剛(ADATA)、勝創(chuàng)(KingMax)、金泰克、南亞易勝等。但應(yīng)注意，即使同一個(gè)生產(chǎn)商，也可能采用不同品牌的內(nèi)存顆粒來(lái)生產(chǎn)內(nèi)存條。

在開(kāi)始安裝內(nèi)存條前，需注意以下事項(xiàng)：

(1)請(qǐng)確認(rèn)所使用的內(nèi)存條規(guī)格是在主板的支持范圍內(nèi)，建議使用相同容量、廠牌、速度、顆粒的內(nèi)存條。

(2)在安裝內(nèi)存條之前，務(wù)必將電源斷開(kāi)，以免造成毀損。

4.2內(nèi)存條的安裝與拆卸

(3)在手接觸零部件(內(nèi)存條)之前，應(yīng)清除靜電或佩帶靜電環(huán)。

(4)內(nèi)存條采用防呆設(shè)計(jì)，若插入的方向錯(cuò)誤，內(nèi)存條就無(wú)法安裝，此時(shí)應(yīng)更改插入方向。4.2.1內(nèi)存條的安裝

安裝內(nèi)存條后，BIOS會(huì)自動(dòng)檢測(cè)內(nèi)存的規(guī)格及其容量。當(dāng)使用雙(多)通道內(nèi)存技術(shù)時(shí)，內(nèi)存前端總線的帶寬會(huì)增加為單通道時(shí)的兩(通道數(shù))倍。對(duì)于配置4個(gè)DDR3內(nèi)存條插槽并支持雙通道內(nèi)存技術(shù)(DualChannelTechnology)的主板，4個(gè)DDR3內(nèi)存條插槽分為兩組通道(Channel)，每通道包含兩個(gè)插槽，如果要安裝兩個(gè)或四個(gè)DDR3內(nèi)存條，應(yīng)使用相同的內(nèi)存條(即相同容量、廠牌、速度、顆粒)。注意查看說(shuō)明書(shū)，確保插入不同的通道，才能發(fā)揮雙通道內(nèi)存技術(shù)的最佳性能。如果只安裝一支DDR3內(nèi)存條，則無(wú)法啟動(dòng)雙通道內(nèi)存技術(shù)。安裝內(nèi)存條前，再次確認(rèn)電源是斷開(kāi)的，以避免造成內(nèi)存損壞。DDR3與DDR2之間并不兼容且均不兼容于DDR，安裝前確認(rèn)是否為所需型號(hào)內(nèi)存條。下面以安裝DDR3內(nèi)存條為例進(jìn)行介紹。

DDR3內(nèi)存條上有一個(gè)凹位，只能以一個(gè)方向安裝至內(nèi)存條插槽內(nèi)。

步驟一，確定好內(nèi)存條的方向后，扳開(kāi)內(nèi)存條插槽兩側(cè)的卡扣，如圖4-8所示，將內(nèi)存條放入插槽，雙手按在內(nèi)存條上邊兩側(cè)，以垂直向下平均施力的方式，將內(nèi)存條向下壓入插槽。步驟二，內(nèi)存條若正確地壓入插槽內(nèi)，會(huì)發(fā)出一聲清脆的響聲，兩旁的卡扣便會(huì)自動(dòng)向內(nèi)卡住內(nèi)存條，如圖4-9圓環(huán)處所示。

圖4-8內(nèi)存條垂直壓入插槽

圖4-9兩旁卡扣自動(dòng)卡住內(nèi)存條4.2.2內(nèi)存條的拆卸

在拆卸內(nèi)存條之前，需注意以下事項(xiàng)：

(1)在拆卸內(nèi)存條之前，務(wù)必將電源斷開(kāi)，以免造成毀損。

(2)在手接觸零部件(內(nèi)存條)之前，應(yīng)清除靜電或佩帶靜電環(huán)。

內(nèi)存條的拆卸非常簡(jiǎn)單，將內(nèi)存插槽兩側(cè)的扣卡同時(shí)向外打開(kāi)，內(nèi)存條便會(huì)自動(dòng)彈起，將內(nèi)存條取出即可。

衡量存儲(chǔ)器的一個(gè)重要指標(biāo)就是速度。一般來(lái)講，速度高的存儲(chǔ)器，每位的價(jià)格也高，因此容量不能太大。早期計(jì)算機(jī)的容量很小，程序與數(shù)據(jù)從輔存調(diào)入主存是程序員自己安排的，程序員必須花很大的精力和時(shí)間把大程序預(yù)先分成塊，確定好這些程序在輔存中的位置和裝入主存的地址，而且要預(yù)先安排好程序運(yùn)行時(shí)各塊如何和何時(shí)調(diào)入和調(diào)出。4.3存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)操作系統(tǒng)的形成和發(fā)展使得程序員有可能擺脫主、輔之間地址的人工定位。通過(guò)軟、硬件的結(jié)合，把主存和輔存統(tǒng)一成一個(gè)整體，形成了一個(gè)存儲(chǔ)層次。從存儲(chǔ)整體看，其速度接近于主存的速度，其容量接近于輔存的容量。這種系統(tǒng)不斷發(fā)展和完善，就逐步形成了現(xiàn)在廣泛使用的虛擬存儲(chǔ)系統(tǒng)。在該系統(tǒng)中，應(yīng)用程序員可用機(jī)器指令地址對(duì)整個(gè)程序統(tǒng)一編址，如同程序員具有對(duì)應(yīng)這個(gè)地址碼的全部虛存空間一樣。該空間可以比主存實(shí)際空間大得多，以至可以容得下整個(gè)程序。主—輔存層次滿足了存儲(chǔ)器的大容量和低成本的需求。

在速度方面，計(jì)算機(jī)的主存和CPU一直保持了大約一個(gè)數(shù)量級(jí)的差距。為了彌補(bǔ)這個(gè)差距，在主存和CPU之間設(shè)置了高速緩沖存儲(chǔ)器(Cache)，構(gòu)成了高速緩沖—主存層次。Cache—主存之間的地址映像和調(diào)度采用了主—輔存層次的技術(shù)，不同的是因其速度要求高，不是由軟、硬件結(jié)合，而是由硬件來(lái)實(shí)現(xiàn)的。從CPU的角度看，Cache—主存層次的速度接近于Cache，容量與每位價(jià)格則接近于主存。因此解決了速度與成本之間的矛盾。

現(xiàn)在大多數(shù)計(jì)算機(jī)同時(shí)采用上述這兩種存儲(chǔ)層次，構(gòu)成了Cache—主存—輔存三級(jí)存儲(chǔ)層次(見(jiàn)圖4-10)。圖4-10三層次存儲(chǔ)系統(tǒng)

案例4-1

增加內(nèi)存導(dǎo)致電腦運(yùn)行不穩(wěn)定。

小李的計(jì)算機(jī)內(nèi)存只有512

MB，一直想升級(jí)至1

GB，于是從電腦配件市場(chǎng)購(gòu)買(mǎi)了一條同接口標(biāo)準(zhǔn)的512

MB內(nèi)存條。小李原本期望電腦的性能有一個(gè)大的改善，可安裝完后，卻出現(xiàn)電腦運(yùn)行不穩(wěn)定現(xiàn)象。

原因分析：內(nèi)存條與CPU交換大量的數(shù)據(jù)，速度很快，內(nèi)存條的接口標(biāo)準(zhǔn)雖然相同，但不同廠家、甚至不同批次的內(nèi)存條，其阻抗特性和CL-tRCD-tRP等參數(shù)可能不完全一致，這時(shí)只要時(shí)序出現(xiàn)一點(diǎn)點(diǎn)偏差，就會(huì)造成數(shù)據(jù)讀取或?qū)懭脲e(cuò)誤，脫離正常的程序，導(dǎo)致藍(lán)屏或宕機(jī)。

解決辦法：內(nèi)存條擴(kuò)容最好選用同型號(hào)、同品牌、相同廠家、相同批號(hào)的內(nèi)存顆粒的內(nèi)存條，或者直接購(gòu)買(mǎi)1GB內(nèi)存條安裝，原內(nèi)存舍棄不用。

案例4-2

內(nèi)存接觸不良造成電腦不啟動(dòng)。

計(jì)算機(jī)運(yùn)行一直正常，最近經(jīng)常出現(xiàn)電腦不能正常啟動(dòng)，有找不到內(nèi)存的報(bào)警聲，插入debug偵錯(cuò)卡顯示C1不動(dòng)。

原因分析：計(jì)算機(jī)運(yùn)行一直正常，最近經(jīng)常出現(xiàn)電腦不能正常啟動(dòng)，說(shuō)明各部件正常，不存在硬件故障，但內(nèi)存條未通過(guò)自檢，故存在內(nèi)存接觸不良的問(wèn)題。

解決辦法：內(nèi)存條通過(guò)金手指與主板插槽觸點(diǎn)接觸，形成連接通路，問(wèn)題只可能出現(xiàn)在金手指和內(nèi)存插槽這兩個(gè)地方。測(cè)試方法：第一，重插內(nèi)存條；第二，插入其他內(nèi)存槽；第三，用橡皮擦清潔內(nèi)存條金手指。

主存在計(jì)算機(jī)系統(tǒng)中處于十分重要的地位，與計(jì)算機(jī)系統(tǒng)的性能密切相關(guān)。盡管對(duì)單一存儲(chǔ)單元寫(xiě)入和讀出的性能改善不大，但通過(guò)適當(dāng)?shù)膬?nèi)存組織架構(gòu)，采用預(yù)提取技術(shù)或并行處理技術(shù)，使得內(nèi)存條(內(nèi)存模組)的整體性能有了很大的提高，基本上跟上了CPU的發(fā)展步伐，確保了內(nèi)存條(內(nèi)存模組)接口與CPU之間的有效帶寬。4.4內(nèi)存技術(shù)如果只要選擇和安裝內(nèi)存條，前面的知識(shí)內(nèi)容基本夠了；如果想具有一定的分析和解決問(wèn)題的能力，可以自主學(xué)習(xí)如下內(nèi)容。4.4.1內(nèi)存模組技術(shù)

早期的內(nèi)存直接插在主板上的插座(socket)上，這些內(nèi)存采用DIP(DualIn-linePackage)封裝，容量只有64KB、256KB等(見(jiàn)圖4-11)。

圖4-11DIPDRAM及安裝腳座

386時(shí)代主要使用30線SIMM(SingleIn-lineMemoryModule)，即單邊接觸內(nèi)存模組，有256KB、1MB、4MB、8MB等多種容量。每根30線SIMM內(nèi)存條有8位(1個(gè)字節(jié))數(shù)據(jù)位。由于386/486CPU的外部數(shù)據(jù)線是32位，所以這類(lèi)內(nèi)存條必須同時(shí)插4條(見(jiàn)圖4-12)。

圖4-1230線SIMM

486時(shí)代主要使用72線SIMM，容量有4

MB、8

MB、16

MB等，每根72線SIMM內(nèi)存條有32位(4個(gè)字節(jié))數(shù)據(jù)位(見(jiàn)圖4-13)。由于486

CPU的外部數(shù)據(jù)線是32位，所以72線SIMM只插1條就行了，586

CPU的外部數(shù)據(jù)線是64位，所以72線SIMM必須插2條?，F(xiàn)在SIMM內(nèi)存已經(jīng)很少見(jiàn)。

586時(shí)代主要使用168線DIMM(見(jiàn)圖4-14)，而168線內(nèi)存條的容量大多為16

MB、32

MB、64

MB、128

MB等，一般為EDO類(lèi)型。每根168線DIMM內(nèi)存條有64位(8個(gè)字節(jié))數(shù)據(jù)位，所以586CPU的168線DIMM內(nèi)存只插1條就行。

圖4-1372線SIMM

圖4-14168線DIMM隨著CPU前端總線頻率(FSB)的進(jìn)一步提高，內(nèi)存的速度成為系統(tǒng)性能進(jìn)一步提高的瓶頸，隨后就出現(xiàn)了SDRAM、DDR、RDRAM、DDR2、DDR3等技術(shù)。

DDRSDRAM是一種繼SDRAM后出現(xiàn)的內(nèi)存技術(shù)。DDR(見(jiàn)圖4-15)英文原意為“DoubleDataRate”，顧名思義，相對(duì)SDRAM而言，其具有兩倍的數(shù)據(jù)傳輸率。以前使用的SDRAM都是“單倍數(shù)據(jù)傳輸模式”，即在一個(gè)外部時(shí)鐘周期中，只在時(shí)鐘方波上升沿時(shí)進(jìn)行一次操作(讀或?qū)?，而DDR在一個(gè)外部時(shí)鐘(I/O緩沖輸出)周期的方波上升沿、下降沿(雙沿系統(tǒng))時(shí)各進(jìn)行一次操作。所以，在相同的數(shù)據(jù)傳輸外部時(shí)鐘頻率下，DDR一個(gè)周期可以完成SDRAM兩個(gè)周期才能完成的任務(wù)，可以簡(jiǎn)單理解為：數(shù)據(jù)傳輸外部時(shí)鐘頻率為100

MHz的DDR的數(shù)據(jù)傳輸率相當(dāng)于200MHzSDR的數(shù)據(jù)傳輸率。

圖4-15184線DIMMDDR500為保持DDR內(nèi)存較高的數(shù)據(jù)傳輸率，降低功耗，DDR采用了電壓為2.5

V的SSTL2信號(hào)標(biāo)準(zhǔn)。盡管DDR的內(nèi)存條依然保留原有的尺寸(5.25英寸)，但插腳的數(shù)目已從168線增加到184線，且內(nèi)存條的凹位也移到了新的位置，所以根本無(wú)法把這些DIMM的DDRSDRAM插到168線的SDRAM插槽中。DDR內(nèi)存采用184線結(jié)構(gòu)，不向后兼容SDRAM，而要求專(zhuān)為DDR設(shè)計(jì)的主板。

DDR2(DoubleDataRate2)SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))推出的內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的區(qū)別是：雖然都采用了在數(shù)據(jù)傳輸外部時(shí)鐘的上升沿、下降沿進(jìn)行數(shù)據(jù)傳輸，但DDR2(見(jiàn)圖4-16)內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存的預(yù)讀取能力(即4

bit數(shù)據(jù)預(yù)讀取)。因?yàn)镈DR和DDR2都在數(shù)據(jù)傳輸外部時(shí)鐘的上升沿、下降沿進(jìn)行數(shù)據(jù)傳輸，可以簡(jiǎn)單理解為：DDR內(nèi)存數(shù)據(jù)傳輸外部時(shí)鐘頻率和內(nèi)存系統(tǒng)頻率相同，DDR2內(nèi)存數(shù)據(jù)傳輸外部時(shí)鐘頻率是內(nèi)存系統(tǒng)頻率的2倍。

DDR3SDRAM(DoubleDataRate3)是一種高帶寬存儲(chǔ)技術(shù)接口，它仍屬于SDRAM技術(shù)范疇，只是DRAM的一種接口規(guī)范。其存儲(chǔ)數(shù)據(jù)的DRAM陣列與其他型號(hào)的DRAM沒(méi)有什么兩樣，只是工作電壓更低，預(yù)提取位數(shù)更多，同其他DRAM具有類(lèi)似的性能。

以上介紹的是臺(tái)式微機(jī)上的內(nèi)存模組。其實(shí)內(nèi)存條的應(yīng)用非常廣泛，還用于筆記本電腦、路由器、打印機(jī)、服務(wù)器等其他設(shè)備中，種類(lèi)很多，如圖4-17所示。

圖4-16240線DIMMDDR2內(nèi)存

圖4-17不同形態(tài)的內(nèi)存條4.4.2快速動(dòng)態(tài)隨機(jī)存儲(chǔ)技術(shù)

前面提到單一存儲(chǔ)單元寫(xiě)入和讀出的性能提升并不大，為了跟上了CPU速度提升的發(fā)展步伐，研究人員想了不少辦法，如采用預(yù)提取技術(shù)或并行處理技術(shù)，基本上確保了內(nèi)存接口與CPU接口之間的有效帶寬。

人們采用了FPMDRAM(FastPageModeDRAM)、擴(kuò)展數(shù)據(jù)輸出動(dòng)態(tài)隨機(jī)存儲(chǔ)器(ExtendedDataOutDRAM，EDO

DRAM)、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM(SynchronizedDynamicRAM)、雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR(DoubleDataRateSDRAM)、DDR2以及DDR3等技術(shù)，不斷滿足CPU速度提升的需要。

1.

FPMDRAM(快速頁(yè)模式DRAM)

FPMDRAM是一種比較老的DRAM，與早期的頁(yè)面模式內(nèi)存技術(shù)相比，它的優(yōu)勢(shì)是在訪問(wèn)同一行(頁(yè))的數(shù)據(jù)時(shí)速度比較快，一般為30線或72線內(nèi)存。若CPU所需訪問(wèn)數(shù)據(jù)的地址在同一行內(nèi)，在送出行地址后，就可以連續(xù)送出列地址，而不必再輸出行地址。一般來(lái)講，程序或數(shù)據(jù)在內(nèi)存中排列的地址是連續(xù)的，那么輸出行地址后連續(xù)輸出列地址，可得到所需數(shù)據(jù)。這和以前DRAM存取方式(必須送出行地址、列地址才可讀寫(xiě)數(shù)據(jù))相比要先進(jìn)一些。

2.

EDODRAM(也叫HyperPageMode)

EDO(ExtendedDataOut)DRAM的讀取方式取消了擴(kuò)展數(shù)據(jù)輸出內(nèi)存與傳輸內(nèi)存兩個(gè)存儲(chǔ)周期之間的時(shí)間間隔，在把數(shù)據(jù)發(fā)送給CPU的同時(shí)去訪問(wèn)下一個(gè)頁(yè)面，從而提高了工作效率(約比傳統(tǒng)的DRAM快15%～30%)。EDO內(nèi)存一般為72線(SIMM)，也有168線(DIMM)的。

3.

SDRAM

SDRAM(SynchronousDRAM)是動(dòng)態(tài)隨機(jī)存儲(chǔ)器的一種。早期DRAM的讀、寫(xiě)等控制信號(hào)沒(méi)有與系統(tǒng)時(shí)鐘頻率同步，而SDRAM可以與CPU系統(tǒng)時(shí)鐘同步工作。SDRAM的輸入/輸出信號(hào)同步于系統(tǒng)時(shí)鐘頻率，工作(如突發(fā)(burst)模式)時(shí)能簡(jiǎn)化和規(guī)范系統(tǒng)設(shè)計(jì)、提高數(shù)據(jù)傳輸性能。

4.

DDRSDRAM

DDRSDRAM(DoubleDataRateSDRAM)從理論上講，可把DRAM的速度提升一倍，它在數(shù)據(jù)傳輸外部時(shí)鐘的上升沿、下降沿存取數(shù)據(jù)，是SDRAM速度的2倍。雖說(shuō)DDR建立在SDRAM的基礎(chǔ)上，但在速度和容量上有所提高。它使用了更多、更先進(jìn)的同步電路。DDR使用了Delay-LockedLoop(DLL，延時(shí)鎖定回路)來(lái)提供一個(gè)數(shù)據(jù)選通信號(hào)(DQSDataStrobeSignal)，當(dāng)數(shù)據(jù)有效時(shí)，存儲(chǔ)控制器可用這個(gè)數(shù)據(jù)選通信號(hào)精確定位數(shù)據(jù)。DDR允許在數(shù)據(jù)傳輸外部時(shí)鐘脈沖的上升沿和下降沿存取數(shù)據(jù)，不需提高數(shù)據(jù)傳輸外部時(shí)鐘頻率就能提高數(shù)據(jù)傳輸速度，因此其速度是標(biāo)準(zhǔn)SDRAM的兩倍。

DDRSDRAM按其傳輸速率可分為DDR200、DDR266、DDR333以及DDR400，其對(duì)應(yīng)的數(shù)據(jù)傳輸外部時(shí)鐘頻率(與內(nèi)存系統(tǒng)頻率相同)分別為100

MHz、133

MHz、166

MHz和200

MHz，對(duì)應(yīng)的內(nèi)存?zhèn)鬏攷挿謩e為1.6

GB/s(200MT/s×

64

bits/8

bits/Byte)、2.12

GB/s、2.66GB/s和3.2GB/s。MT/s即每秒傳輸兆次，1MT/s即每秒傳輸106次。DDR266和PC2100其實(shí)是一回事，只是表述方法不同罷了。DDR266指該內(nèi)存的數(shù)據(jù)傳輸率為266MT/s(實(shí)際數(shù)據(jù)傳輸外部時(shí)鐘頻率為133

MHz，等效于266

MHz的SDRAM)，而PC2100則是指其內(nèi)存?zhèn)鬏攷挒?100

MB/s。在內(nèi)存架構(gòu)上，傳統(tǒng)SDRAM屬于

×8組式，即內(nèi)存核心中的I/O寄存器有8位數(shù)據(jù)I/O，但對(duì)于×

8組的DDRSDRAM而言，內(nèi)存核心中的I/O寄存器卻是16位，即在數(shù)據(jù)傳輸外部時(shí)鐘信號(hào)上升沿輸出8位數(shù)據(jù)，在下降沿輸出8位數(shù)據(jù)，一個(gè)時(shí)鐘周期總共可傳輸16位數(shù)據(jù)。

為了保持較高的數(shù)據(jù)傳輸率和較低的功耗，DDR采用電壓為2.5V的SSTL2信號(hào)標(biāo)準(zhǔn)。

5.

DDR2

DDR2是在DDR的基礎(chǔ)之上發(fā)展起來(lái)的。由于DDR架構(gòu)的局限性，DDR數(shù)據(jù)傳輸率達(dá)到400MT/s(內(nèi)存系統(tǒng)頻率200MHz)后，單個(gè)內(nèi)存顆粒的速度提升很難，所以很快就推出了DDR2。DDR2作為DDR繼任者，在總體上仍保留了DDR的大部分特性，相對(duì)DDR設(shè)計(jì)變動(dòng)不大，主要進(jìn)行了以下幾點(diǎn)改進(jìn)：

(1)改進(jìn)針腳設(shè)計(jì)。DDR2是在DDR的基礎(chǔ)之上改進(jìn)的，其外觀、尺寸與目前的DDR內(nèi)存幾乎一樣，但為了保持較高的數(shù)據(jù)傳輸率，適合電信號(hào)的要求，DDR2對(duì)針腳進(jìn)行了重新定義，采用了雙向數(shù)據(jù)控制針腳，針腳數(shù)也由DDR的184線變?yōu)?40線(DDR2針腳數(shù)量有200線、220線、240線三種，其中240線的DDR2用于桌面PC系列)。

(2)更低的工作電壓。DDR2內(nèi)存采用0.09

μm的制作工藝，內(nèi)存單顆容量可以達(dá)到1～2

Gb，而隨后采用更先進(jìn)的0.065

μm制作工藝的DDR2內(nèi)存的容量可以達(dá)到4

Gb。DDR2內(nèi)存改進(jìn)了芯片核心，把工作電壓降到1.8

V，這預(yù)示著DDR2內(nèi)存的功耗和發(fā)熱量都有所降低。

(3)更小的封裝。DDR2采用先進(jìn)的CSP(FBGA)無(wú)鉛封裝技術(shù)，這是比TSOP2更為貼近芯片尺寸的封裝方法，其晶圓上已做好封裝布線，可靠性有所提高。DDR2有兩種封裝形式，如果數(shù)據(jù)位寬度是4

bit/8

bit，則采用64-ball的FBGA封裝；如果數(shù)據(jù)位寬度是16

bit，則采用84-ball的FBGA封裝。

(4)采用了4

bitPrefect架構(gòu)。DDR2在DDR的基礎(chǔ)上采用了4位數(shù)據(jù)預(yù)取功能(現(xiàn)在DRAM內(nèi)部都采用了4bank的結(jié)構(gòu))。內(nèi)存顆粒內(nèi)部單元稱(chēng)為Cell，它是由一組MemoryCellArray構(gòu)成的，也就是內(nèi)存單元陣列。內(nèi)存所指頻率分成三種，一種是DRAM系統(tǒng)(核心)頻率，一種是數(shù)據(jù)傳輸外部時(shí)鐘頻率，還有一種是數(shù)據(jù)傳輸率。圖4-18終端電阻器的作用

(5)終端電阻。DDR內(nèi)存對(duì)工作環(huán)境要求高，如果先前發(fā)出的信號(hào)不能被電路終端完全吸收，就會(huì)在電路上形成反射現(xiàn)象，從而影響后面的信號(hào)并造成運(yùn)算出錯(cuò)。因此，支持DDR的主板都是采用終端電阻來(lái)解決這個(gè)問(wèn)題的。

每根數(shù)據(jù)線至少需要一個(gè)終端電阻，這意味著每塊DDR主板需要大量的終端電阻，這樣不僅增加了主板的生產(chǎn)成本，而且不同的內(nèi)存模組對(duì)終端電阻的要求不可能完全一樣，這就是所謂的“內(nèi)存兼容性問(wèn)題”。

DDR2中加入了ODT(OnDieTerminator，片內(nèi)終端器)功能，即將終端電阻設(shè)計(jì)在芯片內(nèi)，如圖4-18所示。DRAM模組工作時(shí)把終端電阻器關(guān)掉；不工作的DRAM模組則接通終端電阻，起到減少信號(hào)反射的作用。ODT的功能由北橋芯片(現(xiàn)在已集成至CPU內(nèi)部)控制，在開(kāi)機(jī)時(shí)設(shè)置EMRS(ExtendedModeRegistersSet，DDR2中終端電阻的通斷可通過(guò)EMRS設(shè)置)。ODT的作用對(duì)象包括DQS、RDQS、DQ等。這樣可產(chǎn)生更干凈的高品質(zhì)信號(hào)，使內(nèi)存穩(wěn)定工作于更高的時(shí)鐘頻率。終端電阻設(shè)計(jì)在內(nèi)存芯片上可簡(jiǎn)化主板設(shè)計(jì)，降低主板成本，而且終端電阻可和內(nèi)存顆粒的“特性”相符，從而減少內(nèi)存與主板的兼容問(wèn)題。

6.

SDRAM、DDR、DDR2、DDR3時(shí)鐘頻率比較

SDRAM是同步DRAM，數(shù)據(jù)傳輸率同系統(tǒng)頻率。SDRAM的DRAM系統(tǒng)頻率、數(shù)據(jù)傳輸外部時(shí)鐘頻率以及數(shù)據(jù)傳輸率都一樣。以PC-133SDRAM為例，它的系統(tǒng)(核心)頻率、數(shù)據(jù)傳輸外部時(shí)鐘頻率、數(shù)據(jù)傳輸率分別是133

MHz、133

MHz、133

Mb/s(對(duì)1位而言)。

DDRSDRAM中，系統(tǒng)(核心)頻率和數(shù)據(jù)傳輸外部時(shí)鐘頻率是一樣的，而數(shù)據(jù)傳輸率是數(shù)據(jù)傳輸外部時(shí)鐘頻率的兩倍。DDR(DoubleDataRate)內(nèi)存可在每個(gè)時(shí)鐘周期的上升沿和下降沿傳輸數(shù)據(jù)，一個(gè)時(shí)鐘周期可傳輸2bit數(shù)據(jù)，因此DDR的數(shù)據(jù)傳輸率是數(shù)據(jù)傳輸外部時(shí)鐘頻率的兩倍。以DDR266SDRAM為例，它的系統(tǒng)時(shí)鐘(核心)頻率、數(shù)據(jù)傳輸外部時(shí)鐘頻率、數(shù)據(jù)傳輸率分別是133

MHz、133

MHz、266

Mb/s。

目前JEDEC標(biāo)準(zhǔn)中的DDRSDRAM的最高標(biāo)準(zhǔn)是DDR400，它的系統(tǒng)(核心)頻率、數(shù)據(jù)傳輸外部時(shí)鐘頻率、數(shù)據(jù)傳輸率分別是200

MHz、200

MHz、400

Mb/s。

在DDR2SDRAM中，系統(tǒng)(核心)頻率和數(shù)據(jù)傳輸外部時(shí)鐘頻率不一樣，因?yàn)镈DR2采用了4bitPrefetch技術(shù)。Prefetch為“數(shù)據(jù)預(yù)取”技術(shù)，它是端口數(shù)據(jù)傳輸率和內(nèi)存Cell之間數(shù)據(jù)讀/寫(xiě)之間的倍率，如DDR為2bitPrefetch，因此DDR的數(shù)據(jù)傳輸率是核心工作頻率的兩倍。DDR2采用了4bitPrefetch架構(gòu)，它的數(shù)據(jù)傳輸率是系統(tǒng)時(shí)鐘(核心)頻率的四倍。實(shí)際上數(shù)據(jù)先輸入到I/O緩沖寄存器，再?gòu)腎/O寄存器輸出。DDR2400的系統(tǒng)時(shí)鐘(核心)頻率、數(shù)據(jù)傳輸外部時(shí)鐘頻率、數(shù)據(jù)傳輸率分別是100

MHz、200

MHz、400

Mb/s。要注意的是，DDR2400和DDR200的核心頻率是一樣的，但DDR2400的數(shù)據(jù)傳輸率是DDR200的2倍。DDR3采用了8bitPrefetch架構(gòu)，它的數(shù)據(jù)傳輸率是系統(tǒng)時(shí)鐘(核心)頻率的8倍。

表4-2所示為DDR3、DDR2與DDR的對(duì)比。DDR3、DDR2、DDR和SDRAM各頻率間的關(guān)系見(jiàn)圖4-19。

DDR3、DDR2、DDR、SDRAM的頻率關(guān)系見(jiàn)表4-3，圖4-20所示為EDO、SDR、DDRSDRAM時(shí)序波形圖。表4-2DDR3、DDR2與DDR的對(duì)比

圖4-19SDRAM、DDR、DDR2、DDR3各種頻率間的關(guān)系表4-3DDR3、DDR2、DDR、SDRAM的頻率比較

圖4-20EDO、SDR、DDRSDRAM時(shí)序波形圖

DDRSDRAM能進(jìn)行管線輸出，它能與數(shù)據(jù)傳輸外部時(shí)鐘同步輸入/輸出一組固定長(zhǎng)度的數(shù)據(jù)。

在管線架構(gòu)下，從列地址輸入到數(shù)據(jù)輸入/輸出被分成幾個(gè)基本的處理塊，處理塊之間并行工作以提升數(shù)據(jù)傳輸能力。

預(yù)取操作就是預(yù)先提取和鎖定存儲(chǔ)單元陣列(DRAM)，將要輸出的數(shù)據(jù)送到I/O緩沖器中，當(dāng)I/O緩沖器的處理速度比存儲(chǔ)單元陣列快的時(shí)候，在相同的預(yù)取操作時(shí)鐘周期里，DDRSDRAM能夠傳輸更多的數(shù)據(jù)量，同時(shí)要確保傳輸安全可靠。

目前預(yù)取操作主要有三種：2bit預(yù)取、4bit預(yù)取和8bit預(yù)取。DDRSDRAM采用2bit預(yù)取，DDR2SDRAM采用4bit預(yù)取，DDR3SDRAM采用8bit預(yù)取。4.4.3訪問(wèn)時(shí)間

高速DRAM的訪問(wèn)時(shí)間可分成兩種：隨機(jī)訪問(wèn)時(shí)間(RandomAccessTime，RAT)和突發(fā)訪問(wèn)時(shí)間(BurstAccessTime，BAT)，不同存儲(chǔ)器的典型訪問(wèn)時(shí)間見(jiàn)表4-4。表4-4不同存儲(chǔ)器的典型訪問(wèn)時(shí)間

隨機(jī)訪問(wèn)時(shí)間：訪問(wèn)與上次不同的行地址和列地址定位的存儲(chǔ)單元所需的時(shí)間。

突發(fā)訪問(wèn)時(shí)間：訪問(wèn)相同的行地址和不同列地址定位的存儲(chǔ)單元所需的時(shí)間。

下面比較一下EDODRAM、SDRSDRAM和DDRSDRAM讀周期的訪問(wèn)時(shí)間。

圖4-21為EDODRAM、SDRSDRAM和DDRSDRAM突發(fā)讀周期的時(shí)序波形圖，突發(fā)長(zhǎng)度(BurstLength，BL)為8。

圖4-21EDODRAM、SDRSDRAM和DDRSDRAM突發(fā)讀周期的時(shí)序波形圖表4-5EDODRAM、SDRSDRAM和DDRSDRAM突發(fā)訪問(wèn)時(shí)間表

第一種：SDRSDRAM和DDRSDRAM的系統(tǒng)時(shí)鐘頻率為66MHz，EDO的時(shí)間為60

ns，所有存儲(chǔ)器第一個(gè)

時(shí)間為60ns，近似相等，這是因?yàn)樗蠨RAM存儲(chǔ)器的內(nèi)部結(jié)構(gòu)幾乎是一樣的。

第二種：SDRSDRAM和DDRSDRAM的系統(tǒng)時(shí)鐘頻率為100MHz，此時(shí)EDO的時(shí)間為50ns， 為20ns；SDRSDRAM和DDRSDRAM存儲(chǔ)器第一個(gè) 時(shí)間為50ns，突發(fā)傳輸時(shí)與時(shí)鐘頻率(DDR時(shí)為時(shí)鐘頻率的上、下沿)同步。第三種：SDRSDRAM和DDRSDRAM的系統(tǒng)時(shí)鐘頻率為133MHz，SDRSDRAM和DDRSDRAM存儲(chǔ)器第一個(gè) 時(shí)間為45ns，突發(fā)傳輸時(shí)與時(shí)鐘頻率(DDR時(shí)為時(shí)鐘頻率的上、下沿)同步。

通過(guò)比較就會(huì)發(fā)現(xiàn)：突發(fā)長(zhǎng)度越大，不同存儲(chǔ)器的第二、三、四、五、六、七、八個(gè)輸出數(shù)據(jù)的時(shí)間差就越大。

注意EDODRAM是非同步的。下面比較一下66

MHzSDRAM和早期的EDODRAM-60ns不同傳輸次數(shù)的傳輸時(shí)間。

66MHzSDRAM和早期的EDODRAM-60ns的第一次訪問(wèn)時(shí)間是相同的。

66MHzSDRAM

1staccess=60ns

2ndaccess=75ns=1staccess(60ns)+15ns

3rdaccess=90ns=2ndaccess(75ns)+15ns

4thaccess=105ns=3rdaccess(90ns)+15ns

…

依此類(lèi)推。

EDODRAM

1staccess=60ns

2ndaccess=85ns=1staccess(60ns)+25ns

3rdaccess=110ns=2ndaccess(85ns)+25ns

4thaccess=135ns=3rdaccess(110ns)+25ns

…

依此類(lèi)推。

比較以上的SDRAM和EDODRAM可知：

SDRAM和EDODRAM的第一次訪問(wèn)時(shí)間是相同的；第二次SDRAM比EDODRAM快10ns；第三次SDRAM比EDODRAM快20ns；第四次SDRAM比EDODRAM快30ns……隨著突發(fā)位數(shù)的增加，相對(duì)EDODRAM而言，SDRAM的速度就越快。

Elpida存儲(chǔ)器代碼的意義如下：

EDDxxxxxxxx-xx-x

第一位E代表ElpidaMemory；

第二位代表型號(hào)。其中：B表示內(nèi)存條(Module)；C表示內(nèi)存芯片(Barechip)；D表示單片電路。第三位代表產(chǎn)品系列。其中：D表示DDRSDRAM或DDRSDRAMModule；E表示DDR2或DDR2Module；K表示DDRMobileRAM；M表示Mobile；R表示RDRAM或RIMM；S表示SDRAM或SDRAMModule。

Elpida公司存儲(chǔ)器產(chǎn)品編號(hào)如圖4-22所示。

圖4-22Elpida公司存儲(chǔ)器產(chǎn)品編號(hào)不同廠家的產(chǎn)品編號(hào)不一樣，可從各廠家的網(wǎng)站找到其編號(hào)的意義。各廠家網(wǎng)址是：

/en/

/china/company/about.asp

/4.4.4動(dòng)態(tài)隨機(jī)存儲(chǔ)器介紹

Elpida存儲(chǔ)器公司是日電(NEC)和日立(HITACHI)共同創(chuàng)辦的一家合資公司。下面以其生產(chǎn)的μPD45128163芯片為例，介紹動(dòng)態(tài)隨機(jī)存儲(chǔ)器的技術(shù)性能指標(biāo)，它的芯片引腳如圖4-23所示。

芯片引腳功能如下：

A0～A13：地址線輸入 UDQM：高8位數(shù)據(jù)屏蔽使能位

A12(BA1)：組地址選擇LDQM：低8位數(shù)據(jù)屏蔽使能位

A13(BA0)：組地址選擇CKE：時(shí)鐘使能

DQ0～DQ15：數(shù)據(jù)輸入/輸出位 CLK：系統(tǒng)時(shí)鐘輸入端

圖4-23μPD45系列引腳圖：芯片選擇Vcc：電源供應(yīng)端

：行地址選通Vss：地

：列地址選通VccQ：數(shù)據(jù)接口電源供應(yīng)端

：寫(xiě)使能端VssQ：數(shù)據(jù)接口電源地

NC：沒(méi)有連接

地址線(A0～Ax)輸入，不同的x代表了不同的芯片容量。

<行地址>：ACT命令輸入時(shí)行地址由(A0～Ax)決定。

<列地址>：read或write輸入時(shí)列地址由(A0～Ax)決定。

<組地址(BA)>：電平的不同狀態(tài)決定哪一組被選定。

<預(yù)充電模式選擇(AP)>：當(dāng)預(yù)充電命令輸入或讀寫(xiě)命令輸入時(shí)，AP腳的不同功能取決于AP的輸入電平。①當(dāng)預(yù)充電命令輸入或讀寫(xiě)命令輸入時(shí)：

AP功能：AP輸入電平為H，對(duì)所有組預(yù)充電；AP輸入電平為L(zhǎng)，只對(duì)開(kāi)始選擇的組預(yù)充電。

②當(dāng)讀/寫(xiě)命令輸入時(shí)：

AP功能：AP輸入電平為H，則突發(fā)式讀存取后，自動(dòng)預(yù)充電；AP輸入電平為L(zhǎng)，預(yù)充電命令輸入后才開(kāi)始。

1．芯片功能

μPD45128163功能框圖如圖4-24所示。從功能框圖可看出：A0～A11：定位4K行地址(字線)；A0～A8：定位512列(數(shù)據(jù)線)；16根I/O線；4個(gè)組。

圖4-24PD45128163SDRAM128Mb功能框圖

2．芯片容量

由BA指定存儲(chǔ)器組BankA、BankB、BankC、BankD；I/O數(shù)據(jù)線有16位。

μPD45128163芯片按存儲(chǔ)器單元陣列架構(gòu)設(shè)計(jì)，每一個(gè)存儲(chǔ)器單元電路由一個(gè)晶體管和一個(gè)電容組成DRAM，一般用途的DRAM都是如此。μPD45128163(×16位架構(gòu))共有

128

Mb的容量，由4組構(gòu)成，每組是由4096條字線和512條數(shù)據(jù)線構(gòu)成的陣列，共有16位I/O數(shù)據(jù)線。

芯片容量=

212

×

29

×

16

×

4

=

221

×

24

×

22

=

227(b)

=

27(Mb)

=

128(Mb)圖4-25μPD45128163SDRAM128Mb單元陣列

3．存儲(chǔ)工作原理

單管單元寫(xiě)入過(guò)程如下：對(duì)某單元寫(xiě)入時(shí)，字線為高電平，V導(dǎo)通。若數(shù)據(jù)線為低電平(寫(xiě)“1”)且C上無(wú)儲(chǔ)存電荷，則C上