計(jì)算機(jī)組成與設(shè)計(jì)知到智慧樹章節(jié)測試課后答案2024年秋山東大學(xué)

計(jì)算機(jī)組成與設(shè)計(jì)知到智慧樹章節(jié)測試課后答案2024年秋山東大學(xué)緒論單元測試

完整的計(jì)算機(jī)系統(tǒng)通常包括()

A:主機(jī)和應(yīng)用軟件器

B:運(yùn)算器、控制器、存儲器

C:硬件系統(tǒng)與軟件系統(tǒng)

D:主機(jī)、外部設(shè)備

答案:硬件系統(tǒng)與軟件系統(tǒng)

計(jì)算機(jī)硬件的主要指標(biāo)（）

A:機(jī)器字長

B:總線寬度

C:存儲容量

D:運(yùn)算速度

答案:機(jī)器字長

；存儲容量

；運(yùn)算速度

將高級語言源程序轉(zhuǎn)換為機(jī)器目標(biāo)代碼文件的程序是（）

A:解釋程序

B:匯編程序

C:編譯程序

D:鏈接程序

答案:編譯程序

下列關(guān)于馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)基本思想的敘述中，錯誤的是（）

A:程序執(zhí)行前，指令和數(shù)據(jù)需預(yù)先存放在存儲器中

B:程序的功能都通過中央處理器執(zhí)行指令實(shí)現(xiàn)

C:指令和數(shù)據(jù)都用二進(jìn)制表示，形式上無差別

D:指令按地址訪問，數(shù)據(jù)都在指令中直接給出

答案:指令按地址訪問，數(shù)據(jù)都在指令中直接給出

匯編語言與機(jī)器語言的關(guān)系是（）

A:多對多

B:一對多

C:一對一

D:多對一

答案:一對一

馮·諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（）

A:指令操作碼的譯碼結(jié)果

B:指令和數(shù)據(jù)所在的存儲單元

C:指令周期的不同階段

D:指令和數(shù)據(jù)的尋址方式

答案:指令周期的不同階段

基于存儲器，其主要作用是（）。

A:存放程序和數(shù)據(jù)

B:存放程序

C:存放數(shù)據(jù)

D:存放微程序

答案:存放程序和數(shù)據(jù)

CPU內(nèi)通用寄存器的位數(shù)取決于（）。

A:CPU的管腳數(shù)

B:存儲器容量

C:指令的長度

D:機(jī)器字長

答案:機(jī)器字長

下列關(guān)于硬件與軟件關(guān)系的描述中，正確的是()

A:軟件能完成的功能及性能與硬件有關(guān)

B:軟件的發(fā)展也推動硬件的發(fā)展

C:硬件是軟件運(yùn)行的基礎(chǔ)

D:硬件的發(fā)展推動了軟件的發(fā)展

答案:軟件能完成的功能及性能與硬件有關(guān)

；軟件的發(fā)展也推動硬件的發(fā)展

；硬件是軟件運(yùn)行的基礎(chǔ)

；硬件的發(fā)展推動了軟件的發(fā)展

下列屬于馮?諾依曼計(jì)算機(jī)的核心思想是()

A:存儲器按地址訪問

B:采用總線

C:存儲程序和程序控制

D:采用補(bǔ)碼

答案:存儲程序和程序控制

第一章單元測試

設(shè)機(jī)器字長為8位（其中1位為符號位）的整數(shù)，當(dāng)其表示為無符號數(shù)、機(jī)器數(shù)時(shí)的范圍為（）

A:補(bǔ)碼-128—127

B:反碼-128—127

C:無符號數(shù)0—255

D:原碼-128—127

答案:無符號數(shù)0—255

在計(jì)算機(jī)中，小數(shù)點(diǎn)保存在（）

A:不保存

B:存儲單元的次高位

C:存儲單元的最高位

D:存儲單元的最低位

答案:不保存

若八位寄存器中保存的信息是11111111時(shí)，若為補(bǔ)碼，其真值大小為（）

A:+1

B:-128

C:-1

D:+127

答案:-1

在下列表示法中，“0”只有一種表示形式的是（）

A:反碼

B:補(bǔ)碼

C:原碼

D:轉(zhuǎn)碼

答案:補(bǔ)碼

若某種編碼的最小距離是4，其檢錯和糾錯能力可能是（）

A:檢錯3位，糾錯2位

B:檢錯3位，糾錯1位

C:檢錯2位，糾錯2位

D:檢錯1位，糾錯2位

答案:檢錯3位，糾錯1位

一個C語言程序在一臺32位機(jī)器上運(yùn)行。程序中定義了三個變量x、y和z，其中x和z為int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語句z=x+y后，x、y和z的值分別是（）

A:x=0000007FH，y=FFF9H，z=FFFF0076H

B:x=0000007FH，y=FFF7H，z=FFFF0076H

C:x=0000007FH，y=FFF9H，z=00000076H

D:x=0000007FH，y=FFF7H，z=00000076H

答案:x=0000007FH，y=FFF7H，z=00000076H

下列各種數(shù)制的數(shù)據(jù)中最小的數(shù)是（）。

A:（101001）BCD8421

B:(233)16

C:(101001)2

D:(52)8

答案:（101001）BCD8421

能發(fā)現(xiàn)兩位錯誤并能糾正一位錯的編碼是（）。

A:偶校驗(yàn)碼

B:海明碼

C:奇校驗(yàn)碼

D:CRC碼

答案:海明碼

以下關(guān)于機(jī)器數(shù)和真值的說法正確的是（）

A:把符號“數(shù)值化”的數(shù)稱為真值；

B:把符號“數(shù)值化”的數(shù)稱為機(jī)器數(shù)；

C:把帶“+”“-”的數(shù)稱為真值；

D:把帶“+”“-”的數(shù)稱為機(jī)器數(shù)；

答案:把符號“數(shù)值化”的數(shù)稱為機(jī)器數(shù)；

；把帶“+”“-”的數(shù)稱為真值；

1、計(jì)算機(jī)字長16位，采用補(bǔ)碼表示整數(shù)，下列關(guān)于其表示數(shù)據(jù)范圍的描述中正確的是（）

A:能表示的最小負(fù)數(shù)是-(2^15)

B:能表示最大正數(shù)是(2^15)–1

C:能表示的最小正數(shù)是1

D:能表示的最大負(fù)數(shù)是-1

答案:能表示的最小負(fù)數(shù)是-(2^15)

；能表示最大正數(shù)是(2^15)–1

；能表示的最小正數(shù)是1

；能表示的最大負(fù)數(shù)是-1

當(dāng)-1＜x＜0時(shí)，[x]補(bǔ)是（）

A:2+x

B:2-x

C:2-2-n+x

D:1-x

答案:2+x

如果某系統(tǒng)15*4=112成立，則系統(tǒng)采用的進(jìn)制是()

A:8

B:6

C:7

D:9

答案:6

兩個字長16位的補(bǔ)碼0A2B和E16A,帶符號擴(kuò)展成32位后的結(jié)果分別()

A:00000A2B和FFFFE16A

B:00000A2B和0000E16A

C:FFFF0A2B和0000E16A

D:11110A2B和FFFFE16A

答案:00000A2B和FFFFE16A

對字長為8位的二進(jìn)制代碼10001101，下列說法錯誤的是()

A:如果代碼為標(biāo)準(zhǔn)移碼數(shù)，則其十進(jìn)制真值為+115

B:如果代碼為原碼數(shù)，則其十進(jìn)制真值為-13

C:如果代碼為補(bǔ)碼數(shù)，則其十進(jìn)制真值為-115

D:如果代碼為無符號數(shù)，則其十進(jìn)制真值為+141

答案:如果代碼為標(biāo)準(zhǔn)移碼數(shù)，則其十進(jìn)制真值為+115

下列對海明校驗(yàn)的描述中，正確的描述是()

A:在任何條件下，海明校驗(yàn)都無法檢測到多位數(shù)據(jù)同時(shí)出錯的情況

B:待編碼數(shù)據(jù)長度為4位，再增加3位校驗(yàn)碼就可以檢測到僅1位數(shù)據(jù)出錯的情況并糾錯

C:分成r組時(shí)，可以得到r位錯誤碼，因此可以區(qū)分2^r種只有1位出錯的情況

D:海明校驗(yàn)碼的碼距與校驗(yàn)位的位數(shù)沒有關(guān)系

答案:待編碼數(shù)據(jù)長度為4位，再增加3位校驗(yàn)碼就可以檢測到僅1位數(shù)據(jù)出錯的情況并糾錯

第二章單元測試

數(shù)據(jù)0.00110101×410，規(guī)格化后為（）

A:0.11010100×401

B:0.01101010×411

C:0.01101010×401

D:0.11010100×411

答案:0.11010100×401

移位運(yùn)算在計(jì)算機(jī)中的實(shí)用價(jià)值為（）

A:只使用移位運(yùn)算就可實(shí)現(xiàn)除法

B:使用移位和加法結(jié)合可實(shí)現(xiàn)乘（除）法

C:只使用移位運(yùn)算就可實(shí)現(xiàn)乘法

D:使用移位運(yùn)算可防止數(shù)據(jù)溢出

答案:使用移位和加法結(jié)合可實(shí)現(xiàn)乘（除）法

在浮點(diǎn)機(jī)中，（）是隱含的。

A:數(shù)符

B:基數(shù)

C:尾數(shù)

D:階碼

答案:基數(shù)

在計(jì)算機(jī)的浮點(diǎn)數(shù)運(yùn)算中，規(guī)格化的作用是（）

A:增加有效數(shù)字的位數(shù)，提高運(yùn)算精度

B:減少運(yùn)算步驟，提高運(yùn)算速度

C:判斷結(jié)果是否溢出

D:對齊參與運(yùn)算的兩數(shù)的小數(shù)點(diǎn)

答案:增加有效數(shù)字的位數(shù)，提高運(yùn)算精度

假定有4個整數(shù)用8位補(bǔ)碼分別表示為r1=FEH，r2=F2H，r3=90H，r4=F8H。若將運(yùn)算結(jié)果存放在一個8位寄存器中，則下列運(yùn)算會發(fā)生溢出的是（）

A:r2×r3

B:r1×r4

C:r2×r4

D:r1×r2

答案:r2×r3

某字長為8位的計(jì)算機(jī)中，已知整型變量x、y的機(jī)器數(shù)分別為[x]補(bǔ)=11110100，[y]補(bǔ)=10110000。若整型變量z=2*x+y/2，則z的機(jī)器數(shù)為（）

A:10101010

B:溢出

C:11000000

D:00100100

答案:11000000

浮點(diǎn)數(shù)加、減運(yùn)算過程一般包括對階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個數(shù)X=2729/32，Y=255/8，則用浮點(diǎn)減法計(jì)算X-Y的最終結(jié)果是（）

A:001110100010

B:發(fā)生溢出

C:010000010001

D:001110011000

答案:001110011000

下列有關(guān)浮點(diǎn)數(shù)加減運(yùn)算的敘述中:Ⅰ.對階操作不會引起階碼上溢或下溢Ⅱ.右規(guī)和尾數(shù)舍入都可能引起階碼上溢Ⅲ.左規(guī)時(shí)可能引起階碼下溢Ⅳ.尾數(shù)溢出時(shí)結(jié)果不一定溢出，正確的是（）

A:僅Ⅱ、Ⅲ

B:僅Ⅰ、Ⅲ、Ⅳ

C:僅Ⅰ、Ⅱ、Ⅳ

D:Ⅰ、Ⅱ、Ⅲ、Ⅳ

答案:Ⅰ、Ⅱ、Ⅲ、Ⅳ

定點(diǎn)一位原碼乘法運(yùn)算是（）。

A:被乘數(shù)用原碼表示，乘數(shù)取絕對值，然后相乘

B:乘數(shù)用原碼表示，被乘數(shù)取絕對值，然后相乘

C:先取操作數(shù)絕對值相乘，符號位單獨(dú)處理

D:用原碼表示操作數(shù)，然后直接相乘

答案:先取操作數(shù)絕對值相乘，符號位單獨(dú)處理

針對機(jī)器數(shù)，算術(shù)移位敘述正確的是（）

A:負(fù)數(shù)的補(bǔ)碼算術(shù)右移后，空出的位以1補(bǔ)

B:負(fù)數(shù)的補(bǔ)碼算術(shù)左移后，空出的位以0補(bǔ)

C:負(fù)數(shù)的反碼移位后，空出的位以1補(bǔ)

D:負(fù)數(shù)的原碼移位后，空出的位以0補(bǔ)

答案:負(fù)數(shù)的補(bǔ)碼算術(shù)右移后，空出的位以1補(bǔ)

；負(fù)數(shù)的補(bǔ)碼算術(shù)左移后，空出的位以0補(bǔ)

；負(fù)數(shù)的反碼移位后，空出的位以1補(bǔ)

；負(fù)數(shù)的原碼移位后，空出的位以0補(bǔ)

在補(bǔ)碼定點(diǎn)加減法運(yùn)算的溢出判斷中，以下說法正確的是（）

A:對于加法，符號相同的兩個數(shù)相加可能會溢出

B:對于減法，符號相同的兩個數(shù)相減不會溢出

C:對于減法，符號不同的兩個數(shù)減可能會溢出

D:對于加法，符號不同的兩個數(shù)相加不會溢出

答案:對于加法，符號相同的兩個數(shù)相加可能會溢出

；對于減法，符號相同的兩個數(shù)相減不會溢出

；對于減法，符號不同的兩個數(shù)減可能會溢出

；對于加法，符號不同的兩個數(shù)相加不會溢出

下列浮點(diǎn)數(shù)運(yùn)算中，下列結(jié)果（）需要左規(guī)得到

A:11.1000

B:00.0111

C:00.1000

D:10.0100

答案:11.1000

；00.0111

在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（）來實(shí)現(xiàn)

A:補(bǔ)碼運(yùn)算的二進(jìn)制減法器

B:原碼運(yùn)算的二進(jìn)制減法器

C:反碼運(yùn)算的二進(jìn)制加法器

D:補(bǔ)碼運(yùn)算的二進(jìn)制加法器

答案:補(bǔ)碼運(yùn)算的二進(jìn)制加法器

在計(jì)算機(jī)中，對于正數(shù)，其三種機(jī)器數(shù)右移后符號位均不變，但若右移時(shí)最低數(shù)位丟1，可導(dǎo)致（）

A:運(yùn)算結(jié)果出錯

B:無任何影響

C:影響運(yùn)算精度

D:無正確答案

答案:影響運(yùn)算精度

若采用雙符號位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號位為10，下列結(jié)論中錯誤的是()

A:運(yùn)算結(jié)果溢出，結(jié)果為負(fù)數(shù)

B:產(chǎn)生了上溢

C:產(chǎn)生了下溢

D:運(yùn)算結(jié)果溢出，結(jié)果為正數(shù)

答案:產(chǎn)生了下溢

；運(yùn)算結(jié)果溢出，結(jié)果為正數(shù)

第三章單元測試

動態(tài)RAM刷新方式不包括（）

A:集中刷新

B:異步刷新

C:靜態(tài)刷新

D:分散刷新

答案:靜態(tài)刷新

某SRAM芯片，其容量為8Kⅹ8位，其地址線和數(shù)據(jù)線的條數(shù)分別為（）

A:地址線13根，數(shù)據(jù)線8根

B:地址線8根，數(shù)據(jù)線8根

C:地址線8根，數(shù)據(jù)線13根

D:地址線13根，數(shù)據(jù)線13根

答案:地址線13根，數(shù)據(jù)線8根

動態(tài)存儲器DRAM主要通過（）來存儲信息？

A:觸發(fā)器

B:寄存器

C:電容

D:磁介質(zhì)

答案:電容

設(shè)有4個模塊組成的存儲體結(jié)構(gòu)，每個體存儲字長為16位，存取周期250ns，假設(shè)數(shù)據(jù)總線寬度16位，總線傳送周期為50ns，試求順序存取和交叉存取的帶寬分別為（）

A:6.4X108和1.6X108

B:1.6X108和6.4X107

C:6.4X107和1.6X108

D:6.4X107和1.6X107

答案:6.4X107和1.6X108

按配偶原則配置1100111的漢明碼為（）

A:11101001101

B:01111001111

C:11101000111

D:10101000111

答案:01111001111

已經(jīng)接收到的海明碼為0100111（按配奇原則配置），欲傳送的有效信息為（）

A:0101

B:0111

C:0011

D:0100

答案:0111

設(shè)機(jī)器字長32位，存儲容量16MB，若按字編址，其尋址范圍為（）

A:16M

B:2M

C:8M

D:4M

答案:4M

假設(shè)CPU執(zhí)行某段程序，訪問Cache命中1000次，訪問主存20次，Cache的存取周期20ns，主存的存取周期100ns，則cache-主存的命中率、效率、平均訪問時(shí)間為（）

A:0.980492.73%21.568

B:0.980492.73%21.600

C:0.980092.59%21.600

D:0.980092.73%21.568

答案:0.980492.73%21.568

假設(shè)cache容量為16kB，每個字塊為32個字，每個字32位，則（）

A:此Cache共128字塊

B:此Cache地址為16位

C:此Cache共512字塊

D:此Cache地址為10位

答案:此Cache共128字塊

若緩存的工作速度是主存的4倍，命中率是95%，則采用緩存后，存儲器的性能是原來的（）

A:4

B:3.48

C:3

D:1.75

答案:3.48

在主存和CPU之間增加Cache的目的是（）。

A:解決CPU和主存之間的速度匹配

B:代替CPU中的寄存器工作

C:擴(kuò)大主存的容量

D:增加CPU中通用寄存器的數(shù)量

答案:解決CPU和主存之間的速度匹配

計(jì)算機(jī)的存儲器采用分級存儲體系的目的是（）。

A:解決存儲容量、價(jià)格與存取速度間的矛盾

B:減小機(jī)箱的體積

C:便于系統(tǒng)升級

D:便于讀寫數(shù)據(jù)

答案:解決存儲容量、價(jià)格與存取速度間的矛盾

在按字節(jié)編址、采用小端方式的32位計(jì)算機(jī)中，按邊界對齊方式為以下C語言結(jié)構(gòu)型變量a分配存儲空間。

structrecord{

shortx1;

intx2;

}a;

若a的首地址為2020FE00H，a的成員變量x2的機(jī)器數(shù)為12340000H，則其中34H所在存儲單元的地址是（）

A:2020FE05H

B:2020FE03H

C:2020FE06H

D:2020FE04H

答案:2020FE06H

某32位計(jì)算機(jī)按字節(jié)編址，采用小端（LittleEndian）方式。若語句“inti=0;”對應(yīng)指令的機(jī)器代碼為“C745FC00000000”，則語句“inti=-100;”對應(yīng)指令的機(jī)器代碼是（）

A:C745FCFFFFFF9C

B:C745FC9CFFFFFF

C:C745FCC9FFFFFF

D:C745FCFFFFFFC9

答案:C745FC9CFFFFFF

下列有關(guān)RAM和ROM的敘述中，

I．RAM是易失性存儲器，ROM是非易失性存儲器

II．RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問

III．RAM和ROM都可用作Cache

IV．RAM和ROM都需要進(jìn)行刷新

正確的是（）

A:僅I和II

B:II和IV

C:僅ID:僅IIE:僅II和III

F:III和IV

答案:僅I和II

下列存儲器中，在工作期間需要周期性刷新的是（）

A:ROM

B:FLASH

C:DRAM

D:SRAM

答案:DRAM

某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計(jì)該存儲器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（）

A:1、15

B:2、30

C:2、15

D:1、30

答案:2、30

假定用若干個2K×4位的芯片組成一個8K×8位的存儲器，則地址0B1FH所在芯片的最小地址是（）

A:0600H

B:0000H

C:0800H

D:0700H

答案:0800H

某計(jì)算機(jī)存儲器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M×8位的RAM芯片組成32MB的主存儲器，則存儲器地址寄存器MAR的位數(shù)至少是（）

A:22位

B:23位

C:25位

D:26位

答案:26位

某計(jì)算機(jī)使用4體交叉編址存儲器，假定在存儲器總線上出現(xiàn)的主存地址（十進(jìn)制）序列為8005,8006,8007,8008,8001,8002,8003,8004,8000，則可能發(fā)生訪存沖突的地址對是（）

A:8002和8007

B:8004和8008

C:8001和8008

D:8000和8004

答案:8000和8004

某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的Cache組號是（）

A:2

B:4

C:0

D:6

答案:4

采用指令Cache與數(shù)據(jù)Cache分離的主要目的是（）

A:減少指令流水線資源沖突

B:降低Cache的缺失損失

C:提高Cache的命中率

D:降低CPU平均訪存時(shí)間

答案:減少指令流水線資源沖突

關(guān)于CPU與主存之間的緩存，正確的是（）

A:依據(jù)程序訪問的局部性原理設(shè)計(jì)

B:增加主存的容量

C:能緩解CPU和主存間的速度差異

D:能避免CPU與I/O設(shè)備爭搶主存

答案:依據(jù)程序訪問的局部性原理設(shè)計(jì)

；能緩解CPU和主存間的速度差異

；能避免CPU與I/O設(shè)備爭搶主存

多體并行存儲體系的編址方式為（）

A:低位交叉編址

B:高位交叉編址

C:獨(dú)立編址

D:交替交叉編址

答案:低位交叉編址

；高位交叉編址

以下（）措施可以提高訪存速度。

A:調(diào)整主存結(jié)構(gòu)

B:采用并行進(jìn)位鏈

C:采用高速器件

D:采用層次結(jié)構(gòu)主存—Cache

答案:調(diào)整主存結(jié)構(gòu)

；采用高速器件

；采用層次結(jié)構(gòu)主存—Cache

第四章單元測試

具有中斷向量表的計(jì)算機(jī)中，中斷向量地址是（）

A:中斷服務(wù)程序入口地址的地址

B:中斷程序斷點(diǎn)

C:中斷服務(wù)程序的入口地址

D:子程序入口地址

答案:中斷服務(wù)程序入口地址的地址

單重中斷系統(tǒng)中，

Ⅰ保護(hù)現(xiàn)場Ⅱ中斷返回Ⅲ開中斷Ⅳ中斷處理

Ⅴ關(guān)中斷Ⅵ保護(hù)斷點(diǎn)Ⅶ恢復(fù)現(xiàn)場

中斷服務(wù)程序的執(zhí)行順序是（）

A:Ⅰ、Ⅴ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

B:Ⅶ、Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

C:Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

D:Ⅵ、Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

答案:Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

DMA寫操作是把數(shù)據(jù)（）

A:從I/O設(shè)備傳送到存儲器；

B:從I/O設(shè)備傳送到CPU；

C:從CPU傳送到I/O設(shè)備；

D:從存儲器傳送到I/O設(shè)備；

答案:從存儲器傳送到I/O設(shè)備；

從信息流的傳送效率來看，（）工作效率最低。

A:單總線系統(tǒng)

B:多總線系統(tǒng)

C:三總線系統(tǒng)

D:雙總線系統(tǒng)

答案:單總線系統(tǒng)

CPU查詢是否有請求中斷的事件發(fā)生在（）

A:執(zhí)行周期的任意時(shí)刻

B:執(zhí)行周期開始時(shí)刻

C:執(zhí)行周期結(jié)束時(shí)刻

D:執(zhí)行周期中間時(shí)刻

答案:執(zhí)行周期結(jié)束時(shí)刻

內(nèi)部異常（內(nèi)中斷）可分為故障（fault）、陷阱（trap）和終止（abort）三類。下列有關(guān)內(nèi)部異常的敘述中，錯誤的是（）

A:內(nèi)部異常的檢測由CPU內(nèi)部邏輯實(shí)現(xiàn)

B:內(nèi)部異常的響應(yīng)發(fā)生在指令執(zhí)行過程中

C:內(nèi)部異常處理后返回到發(fā)生異常的指令繼續(xù)執(zhí)行

D:內(nèi)部異常的產(chǎn)生與當(dāng)前執(zhí)行指令相關(guān)

答案:內(nèi)部異常處理后返回到發(fā)生異常的指令繼續(xù)執(zhí)行

下列選項(xiàng)中，用于設(shè)備和設(shè)備控制器（I/O接口）之間互連的接口標(biāo)準(zhǔn)是（）

A:AGP

B:PCI

C:PCI-Express

D:USB

答案:USB

下列有關(guān)I/O接口的敘述中，錯誤的是（）

A:狀態(tài)端口和控制端口可以合用同一個寄存器

B:采用統(tǒng)一編址方式時(shí)，CPU不能用訪存指令訪問I/O端口

C:采用獨(dú)立編址方式時(shí)，I/O端口地址和主存地址可能相同

D:I/O接口中CPU可訪問的寄存器稱為I/O端口

答案:采用統(tǒng)一編址方式時(shí)，CPU不能用訪存指令訪問I/O端口

I/O指令實(shí)現(xiàn)的數(shù)據(jù)傳送通常發(fā)生在（）

A:I/O設(shè)備和I/O端口之間

B:通用寄存器和I/O設(shè)備之間

C:I/O端口和I/O端口之間

D:通用寄存器和I/O端口之間

答案:通用寄存器和I/O端口之間

某計(jì)算機(jī)有五級中斷L4~L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0≤i≤4）表示對Li級中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級從高到低的順序是L0→L1→L2→L3→L4，且要求中斷處理優(yōu)先級從高到低的順序?yàn)長4→L0→L2→L1→L3，則L1的中斷處理程序中設(shè)置的中斷屏蔽字是（）

A:01101

B:01010

C:11110

D:00011

答案:01010

下列關(guān)于中斷I/O方式和DMA方式比較的敘述中，錯誤的是（）

A:中斷I/O方式請求的是CPU處理時(shí)間，DMA方式請求的是總線使用權(quán)

B:中斷I/O方式下數(shù)據(jù)傳送通過軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成

C:中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，DMA響應(yīng)發(fā)生在一個總線事務(wù)完成后

D:中斷I/O方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備

答案:中斷I/O方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備

某計(jì)算機(jī)處理器主頻為50MHz，采用定時(shí)查詢方式控制設(shè)備A的I/O，查詢程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對其查詢至少200次，則CPU用于設(shè)備A的I/O的時(shí)間占整個CPU時(shí)間的百分比至少是（）

A:0.05%

B:0.20%

C:0.50%

D:0.02%

答案:0.20%

異常是指令執(zhí)行過程中在處理器內(nèi)部發(fā)生的特殊事件，中斷是來自處理器外部的請求事件。下列關(guān)于中斷或異常情況的敘述中，錯誤的是（）

A:“存儲保護(hù)錯”屬于異常

B:“訪存時(shí)缺頁”屬于中斷

C:“整數(shù)除以0”屬于異常

D:“DMA傳送結(jié)束”屬于中斷

答案:“訪存時(shí)缺頁”屬于中斷

下列關(guān)于外部I/O中斷的敘述中，正確的是（）

A:中斷控制器按所接收中斷請求的先后次序進(jìn)行中斷優(yōu)先級排隊(duì)

B:CPU響應(yīng)中斷時(shí)，通過執(zhí)行中斷隱指令完成通用寄存器的保護(hù)

C:CPU只有在處于中斷允許狀態(tài)時(shí)，才能響應(yīng)外部設(shè)備的中斷請求

D:有中斷請求時(shí)，CPU立即暫停當(dāng)前指令執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序

答案:CPU只有在處于中斷允許狀態(tài)時(shí)，才能響應(yīng)外部設(shè)備的中斷請求

下列關(guān)于DMA方式的敘述中，

Ⅰ．DMA傳送前由預(yù)處理程序設(shè)置傳送參數(shù)

Ⅱ．?dāng)?shù)據(jù)傳送前由DMA控制器請求總線使用權(quán)

Ⅲ．?dāng)?shù)據(jù)傳送由DMA控制器直接控制總線完成

Ⅳ．DMA傳送結(jié)束后的處理由中斷服務(wù)程序完成

正確的是（）

A:僅Ⅱ、Ⅲ、Ⅳ

B:Ⅰ、Ⅱ、Ⅲ、Ⅳ

C:僅Ⅰ、Ⅱ

D:僅Ⅰ、Ⅲ、Ⅳ

答案:Ⅰ、Ⅱ、Ⅲ、Ⅳ

若設(shè)備采用周期挪用DMA方式進(jìn)行輸入輸出，每次DMA傳送的數(shù)據(jù)塊大小為512字節(jié)，相應(yīng)的I/O接口中有一個32位數(shù)據(jù)緩沖寄存器。對于數(shù)據(jù)輸入過程，下列敘述中，錯誤的是（）

A:每準(zhǔn)備好32位數(shù)據(jù)，DMA控制器就發(fā)出一次總線請求

B:在整個數(shù)據(jù)塊的傳送過程中，CPU不可以訪問主存儲器

C:相對于CPU，DMA控制器的總線使用權(quán)的優(yōu)先級更高

D:數(shù)據(jù)塊傳送結(jié)束時(shí)，會產(chǎn)生“DMA傳送結(jié)束”中斷請求

答案:在整個數(shù)據(jù)塊的傳送過程中，CPU不可以訪問主存儲器

外部中斷包括不可屏蔽中斷（NMI）和可屏蔽中斷。下列關(guān)于外部中斷的敘述中，錯誤的是（）

A:不可屏蔽中斷的優(yōu)先級比可屏蔽中斷的優(yōu)先級高

B:一旦可屏蔽中斷請求信號有效，CPU將立即響應(yīng)

C:可通過中斷屏蔽字改變可屏蔽中斷的處理優(yōu)先級

D:CPU處于關(guān)中斷狀態(tài)時(shí)，也能響應(yīng)NMI請求

答案:一旦可屏蔽中斷請求信號有效，CPU將立即響應(yīng)

在I/O單獨(dú)（獨(dú)立）編址下，下面的說法正確的是（）。

A:一個具體地址既可對應(yīng)輸入輸出設(shè)備，也可對應(yīng)內(nèi)存單元

B:只對應(yīng)內(nèi)存單元或只對應(yīng)I/O設(shè)備

C:一個具體地址只能對應(yīng)內(nèi)存單元

D:一個具體地址只能對應(yīng)輸入輸出設(shè)備

答案:一個具體地址既可對應(yīng)輸入輸出設(shè)備，也可對應(yīng)內(nèi)存單元

CPU啟動通道通過（）。

A:發(fā)出中斷請求

B:執(zhí)行通道命令

C:程序查詢

D:執(zhí)行I/O指令

答案:執(zhí)行I/O指令

在程序的執(zhí)行過程中，Cache與主存的地址映射是由（）。

A:用戶軟件完成

B:由硬件自動完成的

C:操作系統(tǒng)來管理的

D:程序員調(diào)度的

答案:由硬件自動完成的

DMA方式的接口電路中有程序中斷部件，其作用是（）。

A:實(shí)現(xiàn)數(shù)據(jù)傳送

B:向CPU提出總線使用權(quán)

C:向CPU提出傳輸結(jié)束

D:發(fā)中斷請求

答案:向CPU提出傳輸結(jié)束

DMA訪問主存時(shí)，向CPU發(fā)出請求，獲得總線使用權(quán)時(shí)再進(jìn)行訪存，這種情況稱作（）。

A:停止CPU訪問主存

B:DMA與CPU交替訪問

C:周期挪用

D:DMA

答案:周期挪用

下面敘述正確的是（）

A:中斷服務(wù)程序的入口地址可以通過硬件向量法產(chǎn)生向量地址。子程序調(diào)用的子程序入口地址是由CALL指令中的地址碼給出的。

B:中斷服務(wù)程序與中斷時(shí)CPU正在運(yùn)行的程序是相互獨(dú)立的；子程序調(diào)用時(shí)轉(zhuǎn)入的子程序與CPU正在執(zhí)行的程序段是同一程序的兩部分。

C:調(diào)用中斷服務(wù)程序和子程序都需保護(hù)程序斷點(diǎn)，前者由中斷隱指令完成，后者由CALL指令本身完成。

D:通常中斷產(chǎn)生都是隨機(jī)的，而子程序調(diào)用是由CALL指令（子程序調(diào)用指令）引起的。

答案:中斷服務(wù)程序的入口地址可以通過硬件向量法產(chǎn)生向量地址。子程序調(diào)用的子程序入口地址是由CALL指令中的地址碼給出的。

；中斷服務(wù)程序與中斷時(shí)CPU正在運(yùn)行的程序是相互獨(dú)立的；子程序調(diào)用時(shí)轉(zhuǎn)入的子程序與CPU正在執(zhí)行的程序段是同一程序的兩部分。

；調(diào)用中斷服務(wù)程序和子程序都需保護(hù)程序斷點(diǎn)，前者由中斷隱指令完成，后者由CALL指令本身完成。

；通常中斷產(chǎn)生都是隨機(jī)的，而子程序調(diào)用是由CALL指令（子程序調(diào)用指令）引起的。

I/O接口的基本功能是()

A:實(shí)現(xiàn)電平轉(zhuǎn)換

B:實(shí)現(xiàn)數(shù)據(jù)緩沖達(dá)到速度匹配

C:實(shí)現(xiàn)設(shè)備的選擇

D:傳送控制命令

答案:實(shí)現(xiàn)電平轉(zhuǎn)換

；實(shí)現(xiàn)數(shù)據(jù)緩沖達(dá)到速度匹配

；實(shí)現(xiàn)設(shè)備的選擇

；傳送控制命令

關(guān)于主機(jī)與I/O設(shè)備的聯(lián)絡(luò)方式，敘述正確為（）

A:CPU與I/O設(shè)備并行工作

B:同步工作采用同步時(shí)標(biāo)

C:立即響應(yīng)

D:異步工作采用應(yīng)答信號

答案:同步工作采用同步時(shí)標(biāo)

；立即響應(yīng)

；異步工作采用應(yīng)答信號

I/O編址方式分為獨(dú)立編址和統(tǒng)一編址，下面敘述正確的是（）

A:統(tǒng)一編址是I/O地址是主存地址的一部分，可以用訪存指令訪問I/O設(shè)備

B:統(tǒng)一編址是I/O與主存的地址是分開的，I/O設(shè)備的訪問必須有專門的I/O指令

C:獨(dú)立編址是I/O與主存的地址是分開的,I/O設(shè)備的訪問必須有專門的I/O指令

D:獨(dú)立編址是I/O地址是主存地址的一部分，可以用訪存指令訪問I/O設(shè)備

答案:統(tǒng)一編址是I/O地址是主存地址的一部分，可以用訪存指令訪問I/O設(shè)備

；獨(dú)立編址是I/O與主存的地址是分開的,I/O設(shè)備的訪問必須有專門的I/O指令

第五章單元測試

設(shè)相對尋址的轉(zhuǎn)移指令占2個字節(jié)，第一個字節(jié)是操作碼，第二個字節(jié)是相對位移量，用補(bǔ)碼表示。每當(dāng)CPU從存儲器取出一個字節(jié)時(shí)，自動完成PC+1—＞PC,若當(dāng)前PC為2000H，指令JMP*L（*是相對尋址特征）要轉(zhuǎn)移到1FF8H，該指令的第二個字節(jié)內(nèi)容是（）

A:F7H

B:F6H

C:F9H

D:F8H

答案:F6H

數(shù)據(jù)傳送指令的功能一般不包括（）

A:寄存器與外設(shè)之間傳送數(shù)據(jù)

B:存儲器與存儲器之間傳送數(shù)據(jù)

C:寄存器與存儲器之間傳送數(shù)據(jù)

D:寄存器與寄存器之間傳送數(shù)據(jù)

答案:寄存器與外設(shè)之間傳送數(shù)據(jù)

RISC是（）的簡稱。

A:長指令系統(tǒng)計(jì)算機(jī)

B:算術(shù)指令系統(tǒng)計(jì)算機(jī)

C:復(fù)雜指令系統(tǒng)計(jì)算機(jī)

D:精簡指令系統(tǒng)計(jì)算機(jī)

答案:精簡指令系統(tǒng)計(jì)算機(jī)

以下關(guān)于堆棧尋址描述錯誤的是（）

A:可用寄存器組來實(shí)現(xiàn)堆棧

B:可用硬盤來實(shí)現(xiàn)堆棧，稱硬堆棧

C:堆棧尋址要求計(jì)算機(jī)中設(shè)置堆棧

D:可用內(nèi)存來實(shí)現(xiàn)堆棧

答案:可用硬盤來實(shí)現(xiàn)堆棧，稱硬堆棧

某機(jī)器有一個標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF、符號標(biāo)志SF和溢出標(biāo)志OF，條件轉(zhuǎn)移指令bgt（無符號整數(shù)比較大于時(shí)轉(zhuǎn)移）的轉(zhuǎn)移條件是（）

A:CF+OF＝1

B:＝1

C:＝1

D:＝1

答案:＝1

減法指令“subR1,R2,R3”的功能為“(R1)-(R2)→R3”，該指令執(zhí)行后將生成進(jìn)位/借位標(biāo)志CF和溢出標(biāo)志OF。若(R1)=FFFFFFFFH，(R2)=FFFFFFF0H，則該減法指令執(zhí)行后，CF與OF分別為（）

A:CF=1,OF=0

B:CF=0,OF=0

C:CF=1,OF=1

D:CF=0,OF=1

答案:CF=0,OF=0

整數(shù)x的機(jī)器數(shù)為11011000，分別對x進(jìn)行邏輯右移1位和算術(shù)右移1位操作，得到的機(jī)器數(shù)各是（）

A:01101100、01101100

B:01101100、11101100

C:11101100、01101100

D:11101100、11101100

答案:01101100、11101100

偏移尋址通過將某個寄存器內(nèi)容與一個形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（）

A:相對尋址

B:間接尋址

C:變址尋址

D:基址尋址

答案:間接尋址

假設(shè)變址寄存器R的內(nèi)容為1000H，指令中的形式地址為2000H；地址1000H中的內(nèi)容為2000H，地址2000H中的內(nèi)容為3000H，地址3000H中的內(nèi)容為4000H，則變址尋址方式下訪問到的操作數(shù)是（）

A:3000H

B:2000H

C:1000H

D:4000H

答案:4000H

某計(jì)算機(jī)有16個通用寄存器，采用32位定長指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式。若基址寄存器可使用任一通用寄存器，且偏移量用補(bǔ)碼表示，則Store指令中偏移量的取值范圍是（）

A:-32768～+32767

B:-32767～+32768

C:-65535～+65536

D:-65536～+65535

答案:-32768～+32767

下列尋址方式中，最適合按下標(biāo)順序依次訪問數(shù)組元素的是（）

A:寄存器尋址

B:變址尋址

C:直接尋址

D:相對尋址

答案:變址尋址

按字節(jié)編址的計(jì)算機(jī)中，某double型數(shù)組A的首地址為2000H，使用變址尋址和循環(huán)結(jié)構(gòu)訪問數(shù)組A，保存數(shù)組下標(biāo)的變址寄存器初值為0，每次循環(huán)取一個數(shù)組元素，其偏移地址為變址值乘以sizeof(double)，取完后變址寄存器內(nèi)容自動加1。若某次循環(huán)所取元素的地址為2100H，則進(jìn)入該次循環(huán)時(shí)變址寄存器的內(nèi)容是（）

A:25

B:100

C:32

D:64

答案:32

某計(jì)算機(jī)采用16位定長指令字格式，操作碼位數(shù)和尋址方式位數(shù)固定，指令系統(tǒng)有48條指令，支持直接、間接、立即、相對4種尋址方式，單地址指令中，直接尋址方式的可尋址范圍是（）

A:-512～511

B:-128～127

C:0～255

D:0～1023

答案:0～255

下列關(guān)于RISC的敘述中，錯誤的是（）

A:RISC的內(nèi)部通用寄存器數(shù)量相對CISC多

B:RISC普遍采用微程序控制器

C:RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少

D:RISC大多數(shù)指令在一個時(shí)鐘周期內(nèi)完成

答案:RISC普遍采用微程序控制器

單地址指令中為了完成兩個數(shù)的算術(shù)操作，除地址碼指明的一個操作數(shù)外，另一個數(shù)常需采用（）。

A:堆棧尋址方式

B:間接尋址方式

C:隱含尋址方式

D:立即尋址方式

答案:隱含尋址方式

寄存器間接尋址方式中，操作數(shù)處在（）。

A:通用寄存器

B:內(nèi)存單元

C:堆棧

D:程序計(jì)數(shù)器

答案:內(nèi)存單元

DMA訪問主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問結(jié)束后，CPU再恢復(fù)工作，這種情況稱作（）。

A:周期挪用

B:停止CPU訪問主存

C:DMA與CPU交替訪問

D:DMA

答案:停止CPU訪問主存

下列說法正確的是（）

A:子程序的返回地址可存放在棧頂內(nèi)

B:子程序調(diào)用可出現(xiàn)在子程序中

C:子程序的返回地址可存放在子程序的入口地址內(nèi)

D:每條CALL指令都對應(yīng)一條返回指令

答案:子程序的返回地址可存放在棧頂內(nèi)

；子程序調(diào)用可出現(xiàn)在子程序中

；每條CALL指令都對應(yīng)一條返回指令

在設(shè)計(jì)指令格式時(shí)，應(yīng)考慮的因素為（）

A:數(shù)據(jù)總線寬度

B:尋址方式

C:數(shù)據(jù)類型

D:寄存器個數(shù)

答案:尋址方式

；寄存器個數(shù)

機(jī)器中常見的數(shù)據(jù)類型（）

A:地址

B:字符

C:邏輯數(shù)據(jù)

D:數(shù)字

答案:地址

；字符

；邏輯數(shù)據(jù)

；數(shù)字

第六章單元測試

不會影響指令執(zhí)行流程的是()

A:指令的功能

B:ALU的進(jìn)位方式0

C:操作數(shù)的尋址方式存

D:CPU內(nèi)總線結(jié)構(gòu)

答案:ALU的進(jìn)位方式0

下列不屬于控制器功能的是（）

A:指令的順序控制

B:操作控制

C:算術(shù)與邏輯運(yùn)算

D:異?？刂?/p>

答案:算術(shù)與邏輯運(yùn)算

使用8片74181和2片74182，可以實(shí)現(xiàn)（）

A:雙重分組跳躍進(jìn)位鏈的64位ALU

B:三重分組跳躍進(jìn)位鏈的32位ALU

C:雙重分組跳躍進(jìn)位鏈的32位ALU

D:三重分組跳躍進(jìn)位鏈的64位ALU

答案:雙重分組跳躍進(jìn)位鏈的32位ALU

以下對各寄存器的描述正確的是（）

A:MAR寄存器用于存放取回的數(shù)據(jù)

B:IR寄存器用于存放預(yù)取指令的地址

C:PSW寄存器用于存放程序狀態(tài)字

D:PC寄存器用于存放要執(zhí)行的指令

答案:PSW寄存器用于存放程序狀態(tài)字

以下不屬于CPU工作周期的是（）

A:間址周期

B:取指周期

C:執(zhí)行周期

D:存取周期

答案:存取周期

下列關(guān)于指令周期說法錯誤的是（）

A:取指周期的目的是取指令

B:間址周期的目的是取有效地址

C:中斷周期的目的是尋址

D:若指令是訪存指令，執(zhí)行周期的目的是取操作數(shù)

答案:中斷周期的目的是尋址

下列有關(guān)處理器時(shí)鐘脈沖信號的敘述中，錯誤的是（）

A:處理器總是在每來一個時(shí)鐘脈沖信號時(shí)就開始執(zhí)行一條新的指令

B:時(shí)鐘脈沖信號由機(jī)器脈沖源發(fā)出的脈沖信號經(jīng)整形和分頻后形成

C:時(shí)鐘周期以相鄰狀態(tài)單元間組合邏輯電路的最大延遲為基準(zhǔn)確定

D:時(shí)鐘脈沖信號的寬度稱為時(shí)鐘周期，時(shí)鐘周期的倒數(shù)為機(jī)器主頻

答案:處理器總是在每來一個時(shí)鐘脈沖信號時(shí)就開始執(zhí)行一條新的指令

下列給出的部件中，

Ⅰ．ALU

Ⅱ．指令寄存器

Ⅲ．通用寄存器

Ⅳ．浮點(diǎn)寄存器

其位數(shù)（寬度）一定與機(jī)器字長相同的是（）

A:僅Ⅱ、Ⅲ

B:僅Ⅰ、Ⅱ

C:僅Ⅱ、Ⅲ、Ⅳ

D:僅Ⅰ、Ⅲ

答案:僅Ⅰ、Ⅲ

假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯誤的是（）

A:每個指令周期中CPU都至少訪問內(nèi)存一次

B:空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變

C:當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷

D:每個指令周期一定大于或等于一個CPU時(shí)鐘周期

答案:空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變

某計(jì)算機(jī)的指令流水線由四個功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是（）

A:80ns

B:90ns

C:70ns

D:60ns

答案:90ns

某CPU主頻為1.03GHz，采用4級指令流水線，每個流水段的執(zhí)行需要1個時(shí)鐘周期。假定CPU執(zhí)行了100條指令，在其執(zhí)行過程中，沒有發(fā)生任何流水線阻塞，此時(shí)流水線的吞吐率為（）

A:0.97109條指令/秒

B:1.0109條指令/秒

C:1.03109條指令/秒

D:0.25109條指令/秒

答案:1.0109條指令/秒

在無轉(zhuǎn)發(fā)機(jī)制的五段基本流水線（取指、譯碼/讀寄存器、運(yùn)算、訪存、寫回寄存器）中，

I1：addR1,R2,R3;(R2)+(R3)R1

I2：addR5,R2,R4;(R2)+(R4)R5

I3：addR4,R5,R3;(R5)+(R3)R4

I4：addR5,R2,R6;(R2)+(R6)R5

下列指令序列存在數(shù)據(jù)冒險(xiǎn)的指令對是（）

A:I3和I4

B:I2和I3

C:I2和I4

D:I1和I2

答案:I2和I3

狀態(tài)寄存器用來存放（）。

A:運(yùn)算類型

B:邏輯運(yùn)算結(jié)果

C:算術(shù)運(yùn)算結(jié)果

D:算術(shù)、邏輯運(yùn)算及測試指令的結(jié)果狀態(tài)

答案:算術(shù)、邏輯運(yùn)算及測試指令的結(jié)果狀態(tài)

CPU中的譯碼器主要用于（）。

A:地址譯碼

B:選擇多路數(shù)據(jù)至ALU

C:指令譯碼

D:數(shù)據(jù)譯碼

答案:指令譯碼

運(yùn)算器由許多部件組成，其核心部分是（）。

A:多路開關(guān)

B:算術(shù)邏輯運(yùn)算單元

C:累加寄存器

D:數(shù)據(jù)總線

答案:算術(shù)邏輯運(yùn)算單元

在CPU的寄存器中，（）對用戶是完全透明的。

A:狀態(tài)寄存器

B:指令寄存器

C:程序計(jì)數(shù)器

D:通用寄存器

答案:指令寄存器

由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做（）。

A:超長指令字技術(shù)

B:超流水線技術(shù)

C:超標(biāo)量技術(shù)

D:超字長

答案:超長指令字技術(shù)

以下不屬于CPU控制器功能的是（）

A:邏輯運(yùn)算

B:算術(shù)運(yùn)算

C:執(zhí)行指令

D:取指令

答案:邏輯運(yùn)算

；算術(shù)運(yùn)算

以下寄存器屬于控制和狀態(tài)寄存器的有（）

A:MDR

B:IR

C:PC

D:MAR

答案:MDR

；IR

；PC

；MAR

以下屬于CPU功能的是（）

A:指令控制

B:存儲數(shù)據(jù)

C:操作控制

D:處理中斷

答案:指令控制

；操作控制

；處理中斷

第七章單元測試

下列有關(guān)指令周期的敘述中，正確的是（）。

A:指令周期的第一個階段一定是取指令階段

B:一個指令周期可由若干個機(jī)器周期或時(shí)鐘周期組成

C:乘法指令和加法指令的指令周期總是一樣長

D:單周期CPU中的指令周期就是一個時(shí)鐘周期

答案:指令周期的第一個階段一定是取指令階段

；一個指令周期可由若干個機(jī)器周期或時(shí)鐘周期組成

；單周期CPU中的指令周期就是一個時(shí)鐘周期

設(shè)PC、MAR、IRA、MDR、Ri等分別表示CPU中的程序計(jì)數(shù)器、內(nèi)存地址寄存器、指令寄存器中的形式地址字段、內(nèi)存數(shù)據(jù)緩沖寄存器和通用寄存器。從尋址方式的角度考慮，以下可能存在的操作是（）

A:

B:

C:

D:

答案:

；

；

；

下列有關(guān)取指令操作部件的敘述中，正確的是（）

A:PC在單周期數(shù)據(jù)通路中不需要“寫使能”控制信號

B:取指令操作可以和下條指令地址的計(jì)算操作同時(shí)進(jìn)行

C:取指令操作的延時(shí)主要由存儲器的取數(shù)時(shí)間決定

D:單周期CPU數(shù)據(jù)通路中需使用指令寄存器存放取出的指令

答案:PC在單周期數(shù)據(jù)通路中不需要“寫使能”控制信號

；取指令操作可以和下條指令地址的計(jì)算操作同時(shí)進(jìn)行

；取指令操作的延時(shí)主要由存儲器的取數(shù)時(shí)間決定

下列有關(guān)數(shù)據(jù)通路的敘述中，正確的是（）

A:ALU屬于操作元件，用于執(zhí)行各類算術(shù)和邏輯運(yùn)算

B:數(shù)據(jù)通路由若干操作元件和狀態(tài)元件連接而成

C:數(shù)據(jù)通路執(zhí)行的功能由控制部件送出的控制信號選擇控制

D:通用寄存器屬于狀態(tài)元件，但不包含在數(shù)據(jù)通路中

答案:ALU屬于操作元件，用于執(zhí)行各類算術(shù)和邏輯運(yùn)算

；數(shù)據(jù)通路由若干操作元件和狀態(tài)元件連接而成

；數(shù)據(jù)通路執(zhí)行的功能由控制部件送出的控制信號選擇控制

常見的CPU控制方式不包括（）

A:DMA

B:聯(lián)合控制

C:同步控制

D:異步控制

答案:DMA

某CPU的主頻是8MHz，若已知每個機(jī)器周期平均包含4個時(shí)鐘周期，該機(jī)的平均執(zhí)行速度是0.8MIPS，則該機(jī)的平均指令周期為（）微妙。

A:0.625

B:0.125

C:1.25

D:2.5

答案:1.25

控制計(jì)算機(jī)操作最小的時(shí)間單位是（）

A:時(shí)鐘周期

B:機(jī)器周期

C:訪存周期

D:中斷周期

答案:時(shí)鐘周期

在同步控制方式中，以最長最復(fù)雜微操作序列作為標(biāo)準(zhǔn)，機(jī)器周期內(nèi)節(jié)拍數(shù)相同的控制方式是（）

A:局部控制的機(jī)器周期方案

B:中央控制的機(jī)器周期方案

C:不定長的機(jī)器周期方案

D:定長的機(jī)器周期方案

答案:定長的機(jī)器周期方案

單周期處理器中所有指令的指令周期為一個時(shí)鐘周期。下列關(guān)于單周期處理器的敘述中，錯誤的是（）

A:可以采用單總線結(jié)構(gòu)的數(shù)據(jù)通路

B:在指令執(zhí)行過程中控制信號不變

C:每條指令的CPI為1

D:處理器時(shí)鐘頻率較低

答案:可以采用單總線結(jié)構(gòu)的數(shù)據(jù)通路

下列關(guān)于指令流水線數(shù)據(jù)通路的敘述中，錯誤的是（）

A:由組合邏輯電路和時(shí)序邏輯電路交替組合而成

B:包含通用寄存器組和取指部件

C:包含生成控制信號的控制部件

D:包含算術(shù)邏輯運(yùn)算部件（ALU）

答案:包含生成控制信號的控制部件

同步控制是（）。

A:由統(tǒng)一時(shí)序信號控制的方式

B:所有指令執(zhí)行時(shí)間都相同的方式

C:只適用于外圍設(shè)備控制的方式

D:只適用于CPU控制的方式

答案:由統(tǒng)一時(shí)序信號控制的方式

計(jì)算機(jī)中表示地址時(shí)，采用（）。

A:無符號數(shù)

B:原碼

C:反碼

D:補(bǔ)碼

答案:無符號數(shù)

計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用（）控制方式。

A:延長機(jī)器周期內(nèi)節(jié)拍數(shù)的

B:中央與局部控制相結(jié)合的

C:異步

D:同步；

答案:中央與局部控制相結(jié)合的

控制單元的輸入信號可能來自于（）

A:指令寄存器

B:各種狀態(tài)標(biāo)志

C:控制總線

D:時(shí)鐘

答案:指令寄存器

；各種狀態(tài)標(biāo)志

；控制總線

；時(shí)鐘

下列說法正確的是（）

A:一條指令周期包含若干個機(jī)器周期

B:在機(jī)器周期所包含時(shí)鐘周期數(shù)相同的前提下，兩機(jī)平均指令執(zhí)行速度之比等于兩機(jī)主頻之比

C:一條指令周期內(nèi)的機(jī)器周期數(shù)可以不等

D:一個機(jī)器周期內(nèi)的節(jié)拍數(shù)可以不等

答案:一條指令周期包含若干個機(jī)器周期

；在機(jī)器周期所包含時(shí)鐘周期數(shù)相同的前提下，兩機(jī)平均指令執(zhí)行速度之比等于兩機(jī)主頻之比

；一條指令周期內(nèi)的機(jī)器周期數(shù)可以不等

；一個機(jī)器周期內(nèi)的節(jié)拍數(shù)可以不等

第八章單元測試

下列關(guān)于微程序和微指令的敘述中()是正確的。

A:微程序控制器比硬連線控制器相對靈活

B:同一條微指令可以發(fā)出互斥的微命令

C:控制器產(chǎn)生的所有控制信號稱為微指令

D:微程序控制器的速度一般比硬布線控制快

答案:微程序控制器比硬連線控制器相對靈活

通常情況下，不包含在中央處理器(CPU)芯片中的部件是（）

A:ALU

B:寄存器

C:控制器

D:DRAM

答案:DRAM

某單總線結(jié)構(gòu)的計(jì)算機(jī)，其數(shù)據(jù)通路如圖所示。其中，R0~R7為通用寄存器，其輸入和輸出端均連接到內(nèi)部總線Bus，其控制命令分別為Riin、Riout。關(guān)于該數(shù)據(jù)通路的下列描述中，

正確的是（)

A:所有控制寄存器向總線數(shù)據(jù)的控制信號，如R2out,R3out等都一定不能同時(shí)有效

B:寄存器R0間接尋址方式下讀操作數(shù)到R1的數(shù)據(jù)通路：R0-＞MAR-＞M-＞MDR-＞R1

C:取指令的數(shù)據(jù)通路為：PC-＞MAR-＞M-＞MDR-＞IR

D:所有控制從總線向寄存器輸入的控制信號，如R1in，R2in等一定不能同時(shí)有效

答案:所有控制寄存器向總線數(shù)據(jù)的控制信號，如R2out,R3out等都一定不能同時(shí)有效

；寄存器R0間接尋址方式下讀操作數(shù)到R1的數(shù)據(jù)通路：R0-＞MAR-＞M-＞MDR-＞R1

；取指令的數(shù)據(jù)通路為：PC-＞MAR-＞M-＞MDR-＞IR

某機(jī)器的微指令格式中，共有8個控制字段，每個字段可分別激活5、8、3、16、1、7、25、4中的控制信號，若采用直接字段編碼方式，則微指令的操作控制字段應(yīng)該?。ǎ?/p>

A:23

B:26

C:37

D:69

答案:26

下列說法正確的是（）

A:只有直接編碼的微指令是水平型微指令

B:采用微操作碼字段的微指令是水平型微指令

C:與直接編碼相比，字段編碼速度更快

D:直接編碼、字段直接編碼、字段間接編碼以及混合直接和字段混合編碼的微指令都是水平型微指令

答案:直接編碼、字段直接編碼、字段間接編碼以及混合直接和字段混合編碼的微指令都是水平型微指令

某機(jī)器共有52個微操作控制信號，構(gòu)成5個相斥的微命令組，每組分別包含5,8,2,15,22個微命令，已知可判定的外部條件有2個，微指令字長28位，則控制存儲器的容量為（）

A:128×28

B:256×22

C:128×22

D:256×28

答案:256×28

微指令的格式不包括（）

A:微指令的存儲方式

B:后繼微指令地址的形成方式

C:微指令字長

D:微指令的編碼方式

答案:微指令的存儲方式

將微指令的操作控制字段分成若干段，將一組互斥的微操作命令放在一個字段內(nèi)，通過對這個字段的譯碼便可對應(yīng)每個微命令。這種編碼方式為（）

A:混合編碼方式

B:直接編碼方式

C:字段直接編碼方式

D:字段間接編碼方式

答案:字段直接編碼方式

如圖所示的編碼方式是（）

A:字段間接編碼方式

B:直接編碼方式

C:混合編碼方式

D:字段直接編碼方式

答案:字段間接編碼方式

相對于微程序控制器，硬布線控制器的特點(diǎn)是（）

A:指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易

B:指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難

C:指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難

D:指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易

答案:指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難

以微程序存儲方式構(gòu)成的控制器又稱為（）。

A:運(yùn)算器

B:存儲邏輯型控制器

C:組合邏輯型控制器

D:微程序控制器

答案:微程序控制器

微程序放的部件是（）。

A:指令寄存器

B:內(nèi)存

C:RAM

D:控制存儲器

答案:控制存儲器

如圖所示，敘述正確的是（ABCD）

敘述正確的是（）

A:CMAR可以用來存放欲取微指令的地址

B:當(dāng)中斷發(fā)生時(shí)，中斷隱指令所需完成的操作可由一個對應(yīng)中斷周期的微程序控制完成

C:任何一條機(jī)器指令的取指令操作都是相同的

D:CMDR可以用來存放微指令

答案: