數字電子技術基礎 課件 第1-4章 信號與電子電路概述-邏輯代數與邏輯函數

數字電子技術基礎第1章信號與電子電路概述第2章數制和編碼第3章基本邏輯關系與邏輯門第4章邏輯代數與邏輯函數第5章Verilog硬件描述語言和Quartus軟件第6章組合邏輯電路第7章時序邏輯電路第8章模數和數模轉換第9章脈沖信號電路第10章數字系統(tǒng)設計實踐第1章信號與電子電路概述1.1信號概述1.1.1模擬量和數字量1.1信號概述1.1.2非電信號和電信號1.1信號概述1.1.3模擬電信號和數字電信號1.1信號概述1.1.4數字電信號的主要參數1）幅值Um：波谷到波峰之間的電壓。2）上升時間tr：波形叢0.1Um上升到0.9Um所需的時間。3）下降時間tf：波形從0.9Um下降到0.1Um所需的時間。4）脈沖寬度tw：從波形上升沿的0.5Um到下降沿的0.5Um所需的時間。5）頻率：每秒重復出現(xiàn)脈沖波形的次數。6）周期：任意兩個相鄰脈沖的上升沿或下降沿之間的時間間隔。1.2電子電路概述1.2.1電子電路的分類（1）模擬電路分析處理的對象是模擬電信號，主要包括放大電路、運算電路、波形發(fā)生電路、濾波電路、直流電源電路等。（2）數字電路分析處理的對象是數字信號，主要包括門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、可編程邏輯器件（ProgrammableLogicDevice,PLD）等，可實現(xiàn)信號的存儲、變換、運算、測量和傳輸。（3）模數混合電路在一個電子電路系統(tǒng)中既含有數字元件，又含有模擬元件，如模數轉換電路、數模轉換電路等。1.2.2數字電路的特點1）穩(wěn)定性好，抗干擾能力強，電路中電壓小的波動以及溫度和工藝偏差等對其工作性能的影響比較小。2）數字信號便于識別，通過增加二進制位數很容易獲得較高的精度。1.2電子電路概述3）數字信號便于處理、存儲和運算。4）數字電路便于集成，可大大降低成本、減小體積。5）便于利用硬件描述語言（HardwareDescriptionLanguage,HDL.）進行電路的硬件設計和測試，從而極大地提高了設計效率。1.2.3數字電路的分類1）根據電路中是否含有集成器件，可分為分立元器件數字電路和集成數字電路。2）根據電路的集成度大小，可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、超大規(guī)模集成電路、特大規(guī)模集成電路和巨大規(guī)模集成電路。3）從電路的應用角度出發(fā)，可分為通用型集成電路和專用型集成電路。4）根據構成電路的半導體器件類型，可分雙極型電路、單極型電路和雙極-單極混合型電路。5）根據電路是否含有記憶部件，可分為組合邏輯電路和時序邏輯電路。第2章數制和編碼2.1數制2.1.1數制的基本概念2.1數制2.1.2數制的構成要素（1）數碼數碼是指構成數制的元素，例如十進制的數碼是0、1、2、3、4、5、6、7、8、9，二進制的數碼是0、1。（2）基數基數是指數制所使用數碼的個數，例如十進制的基數是10，八進制的基數是8。（3）位權位權是指數制中某一位的權重，位權以基數為底。（4）進位關系進位關系是指數制的計數原則，例如十進制的進位關系是逢十進一，十六進制的進位關系是逢十六進一。2.1.3不同數制之間的相互轉換1.十進制轉換為其他進制（1）整數部分的轉換通常采用“除R取余法”，將十進制整數除以R，得到一個余數，將商繼續(xù)除以R，又得到一個余數，直到商為0止，然后將余數按照從后到前的順序排列，即可得到以R進制2.1數制表示的整數。2.1數制（2）小數部分的轉換通常采用“乘R取整法”，將十進制小數乘以R，得到一個整數，將剩下的小數繼續(xù)乘以R，又得到一個整數，重復該過程，直到小數部分為零（如果遇到小數部分永遠不為零的情況，可以根據要求達到轉換精度即可），最后將整數按照從前到后的順序排列，即得到以R進制表示的小數。2.1數制2.1數制2.R進制轉換為十進制3.二進制與八進制、十六進制的相互轉換（1）二進制轉換八進制將二進制數以小數點界，對于整數部分，按照從低位到高位的順序，以3位二進制數為一組進行劃分，得到若干組，每一組轉換為1位等值的八進制數，若出現(xiàn)不夠3位的情況，可通過在高位添加0的方式補足；對于小數部分，按照從高位到低位的順序，也以3位二進制數一組2.1數制進行劃分，得到若干組，每一組轉換1位等值的八進制數，若出現(xiàn)不夠3位的情況，可通過在低位添加0的方式補足。（2）二進制轉換十六進制與二進制轉換八進制相似，對于整數部分，按照從低位到高位的順序，以4位二進制數一組進行劃分，得到若干組，每一組轉換1位等值的十六進制數，若出現(xiàn)不夠4位的情況，可通過在高位添加0的方式補足；對于小數部分，按照從高位到低位的順序，也以4位二進制數為一組進行劃分，得到若干組，每一組轉換為1位等值的十六進制數，若出現(xiàn)不夠4位的情況，可通過在低位添加0的方式補足。2.1數制（3）八進制、十六進制轉換二進制按照1位八進制數轉換3位二進制數，1位十六進制數轉換4位二進制數的對應關系，逐位進行轉換即可得到相應的二進制數。2.1數制2.2編碼2.2.1編碼概述1）都是由若干種字母、數字、符號等單獨或組合成。2）都具有特定的規(guī)律。3）都具有特定的含義。1）構成：由17位數字本體碼和1位校驗碼組成。2）規(guī)律：從左至右依次6位數字地址碼、8位數字出生日期碼、3位數字順序碼（末位是奇數表示男性，是偶數表示女性）和1位校驗碼（根據前面17位數字碼，按照ISO/IEC7064:2003.MOD11-2計算得到，取值范圍為0~10；遇到計算結果10時，身份證變成了19位，不符合國家標準規(guī)定，因此用X來代替）。2.2編碼3）含義：是具有中華人民共和國國籍的公民的唯一的、終身不變的身份代碼，包含辦證時所在的戶籍地、出生日期、性別等公民身份信息。2.2.2數字信號編碼2.2編碼2.2.3常用的數字信號編碼2.2編碼（1）8421BCD碼8421BCD碼是最基本和最常用的BCD碼，它和4位自然二進制數相似，用0000~1001代表對應的0~9，余下1010~11116組代碼不用。（2）5421BCD碼5421BCD碼從高位到低位的“權值”分別是5、4、2、1。對于這種有權碼，有的十進制數存在兩種表示方法，例如5既可以用1000表示，也可以用0101表示，這說明5421BCD碼的編碼方案不是唯一的，表2-3只列出了其中一種編碼方案。（3）2421BCD碼2421BCD碼從高位到低位的“權值”分別2、4、2、1。（4）余3碼余3碼是一種無權碼，它是在8421BCD碼基礎上“加3”后得到的。（5）余3循環(huán)碼余3循環(huán)碼也是一種無權碼，主要特點是任何相鄰的兩個代碼之間僅有一位的狀態(tài)不同，例如0010和0110只是次高位不同，0110和0111只是量低位不同。2.2.4原碼、補碼和反碼（1）機器數和真值機器數是數字在計算機中的二進制表示形式。（2）原碼原碼是符號位加上數值部分，例如+11的原碼是［00001011］原，-11的原碼是2.2編碼［10001011］原。（3）補碼正數的補碼和其原碼一致，也是符號位加上數值部分，例如+11的補碼是00001011。（4）反碼正數的反碼和其原碼一致；負數的反碼是在其原碼的基礎上，符號位不變，其余各位取反。2.2編碼2.2.5格雷碼2.2編碼2.2.6奇偶校驗碼2.2編碼2.2.7ASCII碼和漢字編碼2.3編碼問題的0、1描述2.3編碼問題的0、1描述第3章基本邏輯關系與邏輯門3.1基本邏輯關系3.1.1二值邏輯3.1.2三種基本邏輯關系1.與邏輯3.1基本邏輯關系3.1基本邏輯關系2.或邏輯3.1基本邏輯關系3.1基本邏輯關系3.非邏輯3.1基本邏輯關系3.1.3基本邏輯關系的復合1.與非邏輯3.1基本邏輯關系2.或非邏輯3.1基本邏輯關系3.與或非邏輯3.1基本邏輯關系4.異或邏輯3.1基本邏輯關系5.同或邏輯3.1基本邏輯關系3.1.4基本邏輯關系的分立元件電路實現(xiàn)1.與邏輯電路的分立元件實現(xiàn)2.或邏輯電路的分立元件實現(xiàn)3.1基本邏輯關系3.非邏輯電路的分立元件實現(xiàn)3.2邏輯門概述3.2.1邏輯門的分類3.2.2邏輯門的工作電源及邏輯電平1.工作電源2．邏輯電平（1）最小輸入高電平（VIH（min））確保邏輯門的輸入為高電平時所允許的最小電平值。（2）最大輸入低電平（VIL（max））確保邏輯門的輸入為低電平時所允許的最大電平值。（3）最小輸出高電平（VOH（min））確保邏輯門的輸出為高電平時所允許的最小電平值。（4）最大輸出低電平（VOL（max））確保邏輯門的輸出為低電平時所允許的最大電平值。3.2邏輯門概述3.2邏輯門概述3.2.3邏輯門的噪聲容限3.3

TTL邏輯門3.3.1標準TTL邏輯門1.電路結構分析（1）輸入級由雙發(fā)射極硅晶體管VT1、二極管VD1和VD2、基極電阻R1組成。（2）中間級中間級由VT2、R2和R3組成，從VT2的集電極C2和發(fā)射極E2上可以分別獲得兩個相位相反的電壓信號供輸出級使用。（3）輸出級輸出級由VD3、VT4、VT5和R4組成。3.3

TTL邏輯門2.工作原理分析（1）A和B都是高電平UCC=5V，如果VA=VB=5V，則VT1不導通，如果不考慮VT2和VT5的存在，基極電位VBI=5V。（2）輸入端至少有一個接低電平假設VA=OV，VB=5V，則VT1對應A端的發(fā)射結導通，VB1=VA+UBEI=0V+0.7V=0.7V。3.開門電平UON和關門電平UOFF4.扇入系數和扇出系數（1）扇入系數指邏輯門允許的輸入端的數目，用NI來表示。（2）扇出系數指邏輯門可驅動同類門的個數，用NO來表示，可以衡量邏輯門帶負載能力的大小。1）驅動門輸出高電平。2）驅動門輸出低電平。3.3

TTL邏輯門3.3

TTL邏輯門5.輸入負載特性3.3

TTL邏輯門3.3.2集電極開路邏輯門1.電路結構2.工作原理分析3.3

TTL邏輯門3.OC門實現(xiàn)線與邏輯3.3

TTL邏輯門3.3.3三態(tài)輸出邏輯門1.三態(tài)門概述2.三態(tài)門的構成及表示3.緩沖門3.3

TTL邏輯門3.3

TTL邏輯門4.三態(tài)緩沖門3.4

MOS管3.4.1增強型MOS管1.增強型MOS管的構造3.4

MOS管3.4

MOS管2．增強型MOS管和晶體管的比較1）與晶體管符號進行對比，MOS管的源極S、柵極G、漏極D分別對應于晶體管的發(fā)射極E、基極B、集電極C，它們的作用相似。2）MOS管是電壓控制電流器件，由柵、源之間的電壓VGS控制漏極電流ID；而品體管是電流控制電流器件，即由基極電流IB控制集電極電流IC。3）MOS管的柵極和其他電極之間是絕緣的，不產生電流；品體管的基極與其他極之間不是絕緣的。4）MOS管只有多數載流子參與導電，具體而言，NMOS管參與導電的是電子，PMOS管參與導電的是空穴；在晶體管中，多數載流子和少數載流子都參與導電。5）MOS管和晶體管都可以構成各種放大電路和開關電路，但是MOS管集成電路具有制造工藝簡單、成品率高、功耗低、集成度高、抗干擾能力強等特點，特別適合于大規(guī)模集成電路，因此得到越來越廣泛的應用。3.4

MOS管3.4.2NMOS反相器1.電路構成2.工作原理3.4

MOS管3.4.3NMOS門電路1.NMOS與非門2.NMOS或非門3.4

MOS管3.NMOS與或非門3.4.4PMOS門電路3.5

CMOS邏輯門3.5.1CMOS反相器（1）CMOS反相器的電路構成CMOS反相器的電路構成如圖3-44所示。（2）CMOS反相器的工作原理NMOS管的柵源開啟電壓UT1>0，PMOS管的柵源開啟電壓UT2<0。3.5.2CMOS與非門和或非門1.CMOS與非門2.CMOS或非門3.5

CMOS邏輯門3.5

CMOS邏輯門3.5.3CMOS邏輯門的特點（1）靜態(tài)功耗低CMOS門電路工作時，NMOS管和PMOS管總是一個導通、另一個截止，因此電源靜態(tài)電流非常小，電路靜態(tài)功耗極低。（2）電源利用率高CMOS門電路輸出高電平時，UOH

近似等于電源正電壓VDD；輸出低電平時，UOL近似等子電源負電壓USS其電源利用率在各類集成電路中是較高的。（3）集成度高、穩(wěn)定性好由于CMOS電路功耗低，內部發(fā)熱量小，所以集成度可大大提高。（4）電源取值范圍寬CMOS電路電源在較大范圍變化時，電路仍能保持正確的邏輯關系，工作電源取值范圍可達3~18V。（5）易受靜態(tài)干擾CMOS電路容易受靜電感應出現(xiàn)擊穿，因此其電路內部應設置保護電路，并在使用和存放時注意靜電屏蔽。3.5.4TTL邏輯門與CMOS邏輯門級聯(lián)的接口問題3.6數字集成器件基礎知識3.6.1數字集成器件的命名3.6.2數字集成器件的封裝1.概述2．常見封裝形式簡介（1）雙列直插式封裝（DualIn-linePackage，DIP）引腳從封裝兩側引出，封裝材料有塑料和陶瓷兩種。（2）小外形封裝（SmallOutlinePackage，SOP）引腳從封裝兩側呈L形引出，封裝材料有塑料和陶瓷兩種。（3）方形扁平封裝（QuadFlatPackage,QFP）引腳從4個側面呈L形引出，封裝材料有陶瓷、金屬和塑料3種。3.6數字集成器件基礎知識（4）方形J引腳扁平封裝（QuadFlatJ-leadedPackage,QFJ）引腳從封裝4個側面引出，向下呈J字形，封裝材料有塑料和陶瓷兩種，其中塑料材質的又稱為帶引線的塑料芯片載體（PlasticLeadedChipCarrier,PLCC），是表面安裝型封裝之一。（5）插針網格陣列封裝（PinGridArrayPackage,PGA）芯片內外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列，根據引腳數目的多少，可以圍成多圈。3.6數字集成器件基礎知識第4章邏輯代數與邏輯函數4.1邏輯代數4.1.1邏輯代數的基本公理4.1.2邏輯代數的基本定律4.1邏輯代數1.定律的真值表證明1）將定律中出現(xiàn)的所有變量羅列出來，寫出這些變量的所有狀態(tài)組合。2）將定律兩邊的邏輯運算式分列出來，并填入每一種變量狀態(tài)下邏輯運算式的值。3）對定律兩邊運算式的值進行對比，如果完全一致，得證。4.1邏輯代數4.1邏輯代數2.定律的公式證明4.1邏輯代數4.1.3邏輯代數的三個基本運算規(guī)則1.代入規(guī)則4.1邏輯代數2.反演規(guī)則4.1邏輯代數1）必須保持原函數的運算順序，必要時加入括號。2）公共非號不得改變。3.對偶規(guī)則4.2邏輯函數4.2.1邏輯函數的表示方法4.2邏輯函數1.真值表2.邏輯表達式3.最小項與最大項（1）最小項如果一個邏輯函數的某個與項包含了該函數的全部輸入變量，每個變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個與項稱為該邏輯函數的一個最小項。①對于任意一個最小項，輸入變量只有一組取值使得它的值為1。②同一邏輯函數的任意兩個不同的最小項的積（相與）0。③全體最小項之和（相或）為1。4.2邏輯函數（2）最大項如果一個邏輯函數的某個或項包含了該函數的全部輸入變量，每個變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個或項稱為該邏輯函數的一個最大項。①對于任意一個最大項，輸入變量只有一組取值使它0。②同一邏輯函數的任意兩個不同的最大項的和力1。③全部最大項之積0。4.2邏輯函數（3）最小項和最大項的關系顯然，相同編號的最小項和最大項互次相反，即4.邏輯表達式的常用形式（1）與或式由若干“與項”進行“或”運算構成。4.2邏輯函數（2）或與式由若干“或項”進行“與”運算構成，也稱次“和之積”式。（3）與非-與非式由若干“與非項”再進行“與非”運算構成。（4）或非-或非式由若干“或非項”再進行“或非”運算構成。（5）與或非式由若干“與項”先進行“或”運算再進行“非”運算構成。4.2邏輯函數5.邏輯電路圖4.2邏輯函數4.2邏輯函數6.波形圖7.卡諾圖4.2邏輯函數4.2邏輯函數8.硬件描述語言4.2邏輯函數4.2.2邏輯函數的標準形式1.標準與或式1）首先將表達式變換成與或表達式。2）對于非最小項的與項，利用互補律A+A=1增加缺少的變量。3）合并重復項，得到標準與或式。4.2邏輯函數4.2邏輯函數2.標準或與式1）首先將表達式轉換成或與表達式。2）對非最大項的或項，利用互補律A?A=0增加缺少的變量。3）合并重復項，得到標準或與式。3.兩種標準表達式間的轉換4.2