《電子技術(shù)基礎(chǔ)》課件2課題十一

課題十一集成觸發(fā)器11.1基本ＲＳ觸發(fā)器

11.2時鐘控制的觸發(fā)器

11.3主從觸發(fā)器11.4集成邊沿觸發(fā)器11.5不同觸發(fā)器的轉(zhuǎn)換

11.1基本ＲＳ觸發(fā)器

11.1.1邏輯電路構(gòu)成和邏輯符號

RS觸發(fā)器由兩個與非門交叉連接而成，圖11.1是它的邏輯圖和邏輯符號。其中Sd為置1(置位)輸入端，Rd為置０(復(fù)位)輸入端，在邏輯符號中用小圓圈表示輸入信號為低電平有效。Q和是一對互補輸出端，同時用它們表示觸發(fā)器的輸出狀態(tài)，即Ｑ＝１、=０表示觸發(fā)器的１態(tài)，Q＝０、＝１表示觸發(fā)器的０態(tài)。圖11.1基本ＲＳ觸發(fā)器

(a)邏輯圖；(b)邏輯符號11.1.2邏輯功能描述

1.狀態(tài)真值表

基本ＲＳ觸發(fā)器的邏輯功能可以用表11.1所示的狀態(tài)真值表來描述。表11.1中，Sd、Rd為觸發(fā)器的兩個輸入信號；Qn為觸發(fā)器的現(xiàn)態(tài)(初態(tài))，即輸入信號作用前觸發(fā)器Ｑ端的狀態(tài)；Qn+1為觸發(fā)器的次態(tài)，即輸入信號作用后觸發(fā)器Q端的狀態(tài)。SdRdQn

Qn+1

說明00000011

不允許01001111置1（Qn+1=1）10010100置0（Qn+1=0）11011101保持（Qn+1=Qn）表11.1基本ＲＳ觸發(fā)器狀態(tài)真值表

當(dāng)Sd=0、Rd=1時，不管觸發(fā)器原來處于什么狀態(tài)，其次態(tài)一定為1，即Qn+1＝1，故觸發(fā)器處于置1狀態(tài)(置位狀態(tài))。當(dāng)Sd=1、Rd=0時，不管觸發(fā)器原來處于什么狀態(tài)，其次態(tài)一定為0，即Qn+1＝0，故觸發(fā)器處于置0狀態(tài)(復(fù)位狀態(tài))。當(dāng)Sd=Rd=1時，觸發(fā)器狀態(tài)保持不變，即Qn+1＝Ｑn。當(dāng)Sd=Rd=0時，觸發(fā)器兩個輸出端Ｑ和不互補，破壞了觸發(fā)器的正常工作，使觸發(fā)器失效。

2.特征方程(次態(tài)方程)、狀態(tài)轉(zhuǎn)移圖及波形圖

描述觸發(fā)器邏輯功能的函數(shù)表達式稱為觸發(fā)器的特征方程或次態(tài)方程。由表11.1，可得基本RS觸發(fā)器的卡諾圖如圖11.2(a)所示。圖11.２基本ＲＳ觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖(ａ)卡諾圖；(ｂ)狀態(tài)轉(zhuǎn)移圖

由卡諾圖化簡得基本RS觸發(fā)器的特征方程為(11—1)式中,Sd+Rd=1稱為約束項。由于Sd和Rd同時為０又同時恢復(fù)為１時，狀態(tài)Qn+1不確定，為了獲得確定的Qn+1，輸入信號Sd和Rd應(yīng)滿足約束條件Sd+Rd=1?；荆遥佑|發(fā)器共有兩個狀態(tài)：０態(tài)和１態(tài)。當(dāng)Q＝０，輸入SdRd＝10或11時，使觸發(fā)器狀態(tài)保持為0態(tài)；只有SdRd＝01時，才能使?fàn)顟B(tài)轉(zhuǎn)移到1態(tài)。當(dāng)Qn＝1，輸入SdRd＝01或11時，狀態(tài)將保持為1態(tài)；只有SdRd＝10時，才使?fàn)顟B(tài)轉(zhuǎn)移到0態(tài)。基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖11.2(ｂ)所示。如果已知Sd和Rd的波形和觸發(fā)器的起始狀態(tài)，則可畫出觸發(fā)器Ｑ端的工作波形如圖11.3所示。

圖11.3基本RS觸發(fā)器波形圖

11.1.3集成基本RS觸發(fā)器以TTL集成觸發(fā)器74LS279為例，其邏輯符號如圖11.4(a)所示。每片74LS279中包含四個獨立的用與非門組成的基本RS觸發(fā)器。其中第一個和第三個觸發(fā)器各有兩個Rd輸入端(S1和S3)，在任一輸入端上加入低電平均能將觸發(fā)器置1；每個觸發(fā)器只有一個Rd輸入端(R)。圖11.4(b)為第一個觸發(fā)器的邏輯電路?？捎帽?1.2所示的功能表來描述74LS279集成電路的邏輯功能。圖11.474LS279集成電路輸入輸出Q1101110000×表11.2功能表

上述基本RS觸發(fā)器具有直接置0、置1的功能，當(dāng)Sd和Rd的輸入信號發(fā)生變化時,觸發(fā)器的狀態(tài)就立即改變。在實際使用中，通常要求觸發(fā)器按一定的時間節(jié)拍動作。這就要求觸發(fā)器的翻轉(zhuǎn)時刻受時鐘脈沖的控制，而翻轉(zhuǎn)到何種狀態(tài)由輸入信號決定，從而出現(xiàn)了各種時鐘控制的觸發(fā)器(簡稱鐘控觸發(fā)器)。按其功能，鐘控觸發(fā)器分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器。11.2時鐘控制的觸發(fā)器11.2.1RS觸發(fā)器在基本RS觸發(fā)器的基礎(chǔ)上，加上兩個與非門即可構(gòu)成RS觸發(fā)器，其邏輯圖如圖11.5(a)所示，邏輯符號如圖11.５(b)所示。Sd為直接置位端，Rd為直接復(fù)位端。當(dāng)用作RS觸發(fā)器時，Sd=Rd=1。S為置位輸入端，R為復(fù)位輸入端，CP為時鐘脈沖輸入端。圖11.5RS觸發(fā)器(a)邏輯圖；(b)邏輯符號

1.RS觸發(fā)器狀態(tài)真值表

當(dāng)CP＝0時，G3、G4被封鎖，輸出均為1，G1、G2門構(gòu)成的基本RS觸發(fā)器處于保持狀態(tài)。此時，無論R、S輸入端的狀態(tài)如何變化，均不會改變G1、G2門的輸出，故對觸發(fā)器狀態(tài)無影響。當(dāng)CP＝1時，觸發(fā)器處于工作狀態(tài)，其邏輯功能見表11.3。表11.3RS觸發(fā)器功能表SRQnQn+1說明00000101保持

Qn+1=Qn01001100置0Qn+1=010010111置1Qn+1=1110111××禁止S=1，R＝0，Qn+1＝1，觸發(fā)器置1；S=0，R＝1，Qn+1＝0，觸發(fā)器置0；S=R=0，Qn+1＝Qn，觸發(fā)器狀態(tài)不變(保持)；S=R=1，觸發(fā)器失效，禁止此狀態(tài)出現(xiàn)。(11—2式中，SR=0為約束項。2.特征方程、狀態(tài)轉(zhuǎn)移圖及波形圖

與基本RS觸發(fā)器一樣，可由表11.3得RS觸發(fā)器的卡諾圖，如圖11.６(a)所示。對卡諾圖化簡得RS觸發(fā)器的特征方程為圖11.6RS觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖(a)卡諾圖；(b)狀態(tài)轉(zhuǎn)移圖

如已知CP、S和R的波形,可畫出觸發(fā)器的工作波形如圖11.7所示。圖11.7RS觸發(fā)器波形圖

11.2.2JK觸發(fā)器在鐘控ＲＳ觸發(fā)器中，必須限制輸入Ｒ和Ｓ同時為１的出現(xiàn)，這給使用帶來不便。為了從根本上消除這種情況，可將鐘控ＲＳ觸發(fā)器接成如圖11.8(a)所示的形式，同時將輸入端S改成J，R改成K，這樣就構(gòu)成了JK觸發(fā)器。它的邏輯符號如圖11.8(b)所示。圖11.8JK觸發(fā)器(a)邏輯圖；(b)邏輯符號

1.JK觸發(fā)器真值表當(dāng)CP＝0時，G3、G4門被封鎖，J、K輸入端的變化對G1、G2門的輸入無影響，觸發(fā)器處于保持狀態(tài)。當(dāng)CP＝1時，如果J、K輸入端狀態(tài)依次為00、01或10，輸出端Qn+1狀態(tài)與RS觸發(fā)器輸出狀態(tài)相同；如果J、K=11，觸發(fā)器必將翻轉(zhuǎn)。JK觸發(fā)器狀態(tài)真值表如表11.4所示。

表11.4JK觸發(fā)器狀態(tài)真值表JKQnQn+1說明00000101保持（Qn+1=Qn）01001100置0（Qn+1=0）10010111置1（Qn+1=1）11011110必翻（Qn+1=

）

2.特征方程、狀態(tài)轉(zhuǎn)移圖及波形圖

由真值表得JK觸發(fā)器的卡諾圖如圖11.9(a)所示，化簡得JK觸發(fā)器的特征方程為(11—3)由真值表得JK觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖11.9(b)所示。圖11.9JK觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖

(a)卡諾圖；(b)狀態(tài)轉(zhuǎn)移圖圖11.10JK觸發(fā)器波形圖

如果已知CP、J、K的波形，可畫出JK觸發(fā)器的工作波形如圖11.10所示。11.2.3D觸發(fā)器

RS觸發(fā)器和ＪＫ觸發(fā)器有兩個輸入端。有時需要只有一個輸入端的觸發(fā)器，于是將ＲＳ觸發(fā)器接成圖11.11(a)所示的形式，這樣就構(gòu)成了只有單輸入端的Ｄ觸發(fā)器。它的邏輯符號如圖11.11(b)所示。圖11.11D觸發(fā)器(a)邏輯圖；(b)邏輯符號1.D觸發(fā)器狀態(tài)真值表當(dāng)CP＝0時，D觸發(fā)器保持原來狀態(tài)。當(dāng)CP＝1時，如果D＝0，無論D觸發(fā)器原來狀態(tài)為０或1，D觸發(fā)器輸出均為0；如果D＝1，無論Ｄ觸發(fā)器原來狀態(tài)為０或１，Ｄ觸發(fā)器輸出均為１。D觸發(fā)器的狀態(tài)真值表見表11.5。表11.5D觸發(fā)器狀態(tài)真值表

DQn

Qn+10001010111

2.特征方程、狀態(tài)轉(zhuǎn)移圖及波形圖由真值表得D觸發(fā)器的卡諾圖如圖11.12(a)所示,化簡得D觸發(fā)器的特征方程為

Q

n+1＝D

由真值表得D觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖11.12(b)所示。圖11.12D觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖

(a)卡諾圖；(b)狀態(tài)轉(zhuǎn)移圖

如果已知CP和D的波形，可畫出D觸發(fā)器的工作波形如圖11.13所示。

圖11.13D觸發(fā)器波形圖

11.2.4T觸發(fā)器

如果把JK觸發(fā)器的兩個輸入端J和K連在一起，并把這個連在一起的輸入端用T表示，這樣就構(gòu)成了T觸發(fā)器，如圖11.14(a)所示。其邏輯符號如圖11.14(b)所示。

圖11.14Ｔ觸發(fā)器邏輯圖及邏輯符號

(a)邏輯圖；(b)邏輯符號

1.T觸發(fā)器狀態(tài)真值表

當(dāng)ＣP＝０時，T觸發(fā)器保持原來狀態(tài)。當(dāng)CP＝1時，如果T＝0，則T觸發(fā)器保持原來狀態(tài)；如果T＝1，則T觸發(fā)器翻轉(zhuǎn)，相當(dāng)于一位計數(shù)器。T觸發(fā)器的狀態(tài)真值表見表11.6。表11.6T觸發(fā)器狀態(tài)真值表

TQnQn+1

說明000101

保持（Qn+1=Qn）101110

必翻

2.特征方程、狀態(tài)轉(zhuǎn)移圖

由真值表得T觸發(fā)器的卡諾圖如圖11.15(a)所示，化簡得T觸發(fā)器的特征方程為由真值表得T觸發(fā)器狀態(tài)轉(zhuǎn)移圖如圖11.15(b)所示。(11—5)圖11.15T觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖(a)卡諾圖(b)狀態(tài)轉(zhuǎn)移圖

11.2.5集成D鎖存器

一位鐘控D觸發(fā)器只能傳送或存儲一位數(shù)據(jù)，而在實際應(yīng)用中，往往希望一次傳送或存儲多位數(shù)據(jù)。為此，把若干個鐘控D觸發(fā)器的控制端CP連接起來，用一個公共的控制信號來控制，而各輸入端仍然是各自獨立的輸入端。這樣所構(gòu)成的能一次傳送或存儲多位二進制代碼的電路就稱為鎖存器。集成鎖存器絕大多數(shù)是D鎖存器。

以COMS集成D鎖存器CC4042為例，其邏輯符號如圖11.16(a)所示，它內(nèi)部集成了四個D觸發(fā)器，由公共時鐘選通，每個觸發(fā)器有互補輸出端Q和。UDD為正電源端，USS為負(fù)電源端。該鎖存器的邏輯電路如圖11.16(b)所示。圖11.16CC4042集成電路邏輯符號及邏輯電路圖(a)邏輯符號；(b)邏輯電路圖CC4042輸入端的數(shù)據(jù)在由M選擇的CP電平期間傳送至Q和輸出端。其功能表見表11.7。表11.7中，d表示輸入信號狀態(tài)，×表示任意狀態(tài)，↑表示CP由低電平變?yōu)楦唠娖剿查g，↓表示CP由高電平變?yōu)榈碗娖剿查g。

表11.7功能表

輸入

輸出CPMDQ00dd↑

0×

鎖存11dd↓

1×

鎖存

11.3.1邏輯電路圖和邏輯符號主從JK觸發(fā)器的邏輯圖和邏輯符號如圖11.17所示。它由主觸發(fā)器、從觸發(fā)器和非門組成。Q主和主是主觸發(fā)器輸出端(內(nèi)部)，時鐘信號為CP；Q和為從觸發(fā)器輸出端，時鐘信號為。11.3主從觸發(fā)器圖11.17主從JK觸發(fā)器(a)邏輯圖；(b)邏輯符號

11.3.2邏輯功能描述當(dāng)CP=1時，主觸發(fā)器工作，即Q主的狀態(tài)取決于輸入信號J、K以及從觸發(fā)器現(xiàn)態(tài)Qn、的狀態(tài)(一次性翻轉(zhuǎn)問題從略)，而從觸發(fā)器被封鎖，即保持原來狀態(tài)。當(dāng)CP由1變0時(即下降沿)，主觸發(fā)器被封鎖，從觸發(fā)器打開，從觸發(fā)器輸出端Q、的狀態(tài)取決于主觸發(fā)器Q主、主的狀態(tài)，即Q＝Q主。圖11.18主從JK觸發(fā)器波形圖

邊沿觸發(fā)器是在時鐘信號的某一邊沿(上升沿或下降沿)才能對輸入信號作出響應(yīng)并引起狀態(tài)翻轉(zhuǎn)，也就是說，只有在時鐘的有效邊沿附近的輸入信號才是真正有效的，而其它時間觸發(fā)器均處于保持狀態(tài)。因而大大地提高了抗干擾能力，從根本上解決了觸發(fā)器的空翻與振蕩現(xiàn)象，工作更為可靠。11.4集成邊沿觸發(fā)器

11.4.1維持阻塞觸發(fā)器

維持阻塞觸發(fā)器是利用電路內(nèi)部的維持阻塞線產(chǎn)生的維持阻塞作用克服空翻現(xiàn)象的。維持：在CP脈沖期間，輸入信號發(fā)生變化的情況下，應(yīng)該開啟的門維持暢通無阻，使其完成預(yù)定的操作。阻塞：在CP脈沖期間，輸入信號發(fā)生變化的情況下，不應(yīng)開啟的門處于關(guān)閉狀態(tài)，阻止產(chǎn)生不應(yīng)該的操作。

維持阻塞觸發(fā)器是一種邊沿觸發(fā)器，一般是在CP脈沖的上升沿接收輸入信號并使觸發(fā)器翻轉(zhuǎn)，其它時間均處于保持狀態(tài)。使用較多的是上升沿觸發(fā)的維持阻塞D觸發(fā)器，其邏輯符號如圖11.19(a)所示。其中，Sd為直接置位端，Rd為直接復(fù)位端，1D為輸入端，Q和為互補輸出端，C1為脈沖觸發(fā)輸入端。CP端直接加“＞”者表示邊沿觸發(fā)(上升沿),不加“＞”者表示電平觸發(fā)。如已知CP和D的波形，可畫出其工作波形如圖11.19(b)所示。維持阻塞D觸發(fā)器狀態(tài)真值表和狀態(tài)轉(zhuǎn)移圖同鐘控D觸發(fā)器。圖11.19維持阻塞D觸發(fā)器邏輯符號及波形圖(a)邏輯符號；(b)波形圖

11.4.2邊沿觸發(fā)器

邊沿觸發(fā)器是利用電路內(nèi)部門電路的速度差來克服空翻現(xiàn)象的。以邊沿JK觸發(fā)器為例，下降沿觸發(fā)的邊沿JK觸發(fā)器邏輯符號如圖11.20(a)所示；上升沿觸發(fā)的邊沿JK觸發(fā)器邏輯符號如圖11.20(b)所示。圖(a)中C1輸入端加“＞”并且加“?！?，表示下降沿觸發(fā)；圖(b)中C1不加“?！?，表示上升沿觸發(fā)。如已知CP、J、K的輸入波形，則可畫出觸發(fā)器工作波形如圖11.21所示(以下降沿JK觸發(fā)器為例)。圖11.20邊沿JK觸發(fā)器邏輯符號圖

(a)下降沿觸發(fā)的JK觸發(fā)器；(b)上升沿觸發(fā)的JK觸發(fā)器圖11.21下降沿觸發(fā)的JK觸發(fā)器波形圖

11.4.3集成邊沿觸發(fā)器舉例

1.雙下降沿JK觸發(fā)器74LS112(TTL集成電路)雙下降沿JK觸發(fā)器74LS112的邏輯符號如圖11.22(a)所示，邏輯電路如圖11.22(b)所示。它集成了兩個獨立的下降沿JK觸發(fā)器。其功能表見表11.8。圖11.2274LS112邏輯符號及邏輯電路

(a)邏輯符號；(b)邏輯電路表11.８功能表

2.雙上升沿D觸發(fā)器CC4013(CMOS集成電路)

圖11.23為CC4013的邏輯符號。它集成了兩個獨立的上升沿D觸發(fā)器。其中1Sd和2Sd為直接置位端(高電平有效)，1Rd、2Rd為直接復(fù)位端(高電平有效)。其功能表見表11.9。圖11.23CC4013邏輯符號表11.9功能表

3.邊沿D觸發(fā)器電路分析舉例例11.1

用邊沿D觸發(fā)器接成圖11.24(a)所示電路，加入頻率為1kHz的時鐘脈沖，試分析此電路的邏輯功能，并畫出時序圖。解寫出方程，D=Qn

根據(jù)D觸發(fā)器的特性方程，則Qn+1=D=Qn，因此將D和Q端連接的D觸發(fā)器構(gòu)成了T′觸發(fā)器，具有計數(shù)翻轉(zhuǎn)功能。每輸入一個時鐘脈沖，在CP上升沿到來時，觸發(fā)器的輸出改變一次狀態(tài)。圖11.24

D觸發(fā)器應(yīng)用電路及工作波形圖(11—6)對照公式(