《基于Altium Designer的電路板設(shè)計》課件第6章

第6章電路板電磁兼容設(shè)計6.1元器件的選擇6.2電路板的布局6.3濾波6.4屏蔽6.5接地6.6抗干擾措施選擇

6.1元器件的選擇

6.1.1電阻

由于表貼式元件具有低寄生參數(shù)的特點，因此，表貼式電阻總是優(yōu)于引線式電阻。對于引線式電阻，應(yīng)首選碳膜電阻，其次是金屬膜電阻，最后是線繞電阻。

由于在相對低的工作頻率(約兆赫級)下，金屬膜電阻是主要的寄生元件，因此其適合用于高功率密度和高準(zhǔn)確度的電路中。

線繞電阻有很強的電感特性，因此在對頻率敏感的應(yīng)用中不能用它。它最適合用在大功率處理的電路中。在放大器的設(shè)計中，電阻的選擇非常重要。在高頻環(huán)境下，電阻的阻抗會因為電阻的電感效應(yīng)而增加。因此，增益控制電阻的位置應(yīng)該盡可能地靠近放大器電路以減少電路板的電感。

在上拉/下拉電阻的電路中，晶體管或集成電路的快速切換會增加上升時間。為了減小這個影響，所有的偏置電阻必須盡可能地靠近有源器件及它的電源和地，從而減少PCB連線的電感。

在穩(wěn)壓(整流)或參考電路中，直流偏置電阻應(yīng)盡可能地靠近有源器件以減輕去耦效應(yīng)(即改善瞬態(tài)響應(yīng)特性)。

在RC濾波網(wǎng)絡(luò)中，線繞電阻的寄生電感很容易引起本機振蕩，所以必須考慮由電阻引起的電感效應(yīng)。6.1.2電容

由于電容種類繁多，性能各異，選擇合適的電容并不容易。但是電容的使用可以解決許多EMC問題。下面簡單描述幾種最常見電容類型、性能及使用方法：

(1)鋁電解電容是在絕緣薄層之間以螺旋狀纏繞金屬箔而制成的，這樣可在單位體積內(nèi)得到較大的電容值，但也使得這種電容的內(nèi)部感抗較大。

(2)鉭電容是由一塊帶直板和引腳連接點的絕緣體制成的，其內(nèi)部感抗低于鋁電解電容。

(3)陶質(zhì)電容的結(jié)構(gòu)是在陶瓷絕緣體中包含多個平行的金屬片。其主要寄生特性為片結(jié)構(gòu)的感抗特性，而在低于兆赫級的電路中，體現(xiàn)阻抗特性。不同頻響特性意味著一種類型的電容會比另一種更適合于某種應(yīng)用場合。鋁電解電容和鉭電解電容適用于低頻終端，主要是存儲器和低頻濾波器領(lǐng)域。在中頻范圍內(nèi)(從千赫到兆赫)，陶質(zhì)電容比較適合，常用于去耦電路和高頻濾波。特殊的低損耗(通常價格比較貴)陶質(zhì)電容和云母電容適合于甚高頻應(yīng)用和微波電路。

為得到最好的EMC特性，電容具有低的ESR(EquivalentSeriesResistance，等效串聯(lián)電阻)值是很重要的，因為它會對信號造成很大的衰減，特別是在應(yīng)用頻率接近電容諧振頻率的場合。電容在PCB的EMC設(shè)計中是使用最為廣泛的器件。電容按功能的不同可以分為三種：

(1)去耦(Decouple)：打破系統(tǒng)或電路的端口之間的耦合，以保證正常的操作。

(2)旁路(Bypass)：在瞬態(tài)能量產(chǎn)生的地方為其提供一個到地的低阻抗通路。是良好退耦的必備條件之一。

(3)儲能(Bulk)：儲能電容可以保證在負(fù)載快速變到最重時電壓不會下跌。對于去耦電容與旁路電容，在設(shè)計時建議如下：

(1)以供應(yīng)商提供的產(chǎn)品資料中的自諧振特性為基礎(chǔ)選擇電容，使之符合設(shè)計的時鐘頻率與噪聲頻率的需要。

(2)在所需要的頻率范圍內(nèi)加盡可能多的電容，以達(dá)到需要退耦的水平。

(3)在盡可能靠近IC每個電源管腳的地方，至少放一個去耦電容，以減小寄生阻抗。

(4)旁路電容與IC盡可能放在同一個PCB的平面上。

(5)對于多時鐘系統(tǒng)可以將電源平面進行分割，對每一個部分使用一種正確容值的電容器，被狹縫分隔的電源平面將一部分的噪聲與其他部分的敏感器件分隔開來，同時提供了電容值的分離。

(6)對于時鐘頻率在一個較寬的范圍內(nèi)變化的系統(tǒng)，旁路電容的選擇甚為困難。一個較好的解決方法是將兩個容值上接近2∶1的電容并聯(lián)放置，這樣做可以提供一個較寬的低阻抗區(qū)和一個較寬的旁路頻率，這種多退耦電容的方法只在一個單獨的IC需要一個較寬的旁路頻率范圍而且單個電容無法達(dá)到這一頻帶時才使用。而且容值必須保持2∶1的范圍內(nèi)，以避免阻抗峰值超過可用的范圍。儲能電容可以保證在負(fù)載快速變到最重時供電電壓不會下跌。儲能電容可分為板極儲能電容和器件級儲能電容兩種。板極儲能電容在保證負(fù)載快速變到最重時，單板各處供電電壓不會下跌。在高頻、高速單板(以及條件允許的背板)上，建議均勻排布一定數(shù)量的較大容值的鉭電容(1?μF、10?μF、22?μF、33?μF)，以保證單板同一電壓的值保持一致。器件級儲能電容在保證負(fù)載快速變到最重時，器件周圍各處供電電壓不會下跌。對于工作頻率較高、速率較快、功耗較大的器件，建議在其周圍排放1～4個較大容值的鉭電容(1?μF、10?μF、22?μF、33?μF)，以保證器件快速變換時其工作電壓保持不變。儲能電容的設(shè)計應(yīng)該與去耦電容的設(shè)計區(qū)別開來，在設(shè)計時建議如下：

(1)當(dāng)單板上具有多種供電電壓時，對一種供電電壓儲能電容仍然只選用一種容值的電容器，一般選用表貼封裝的鉭電容，可以根據(jù)需要選擇10?μF、22?μF、33?μF等。

(2)不同供電電壓的芯片構(gòu)成一個群落，儲能電容在這個群落內(nèi)均勻分布。6.1.3電感

電感常分為閉環(huán)電感(磁環(huán)繞制的電感)和開環(huán)電感(磁棒繞制的電感)，開環(huán)電感的磁場穿過空氣，引起輻射并帶來電磁干擾(EMI)問題。當(dāng)選擇開環(huán)電感時，繞軸式(“工”字形電感)比棒式或螺線管式更好，因為這樣磁場將被控制在磁芯(即磁體內(nèi)的局部磁場)內(nèi)。閉環(huán)電感的磁場被完全控制在磁芯內(nèi)，因此在電路設(shè)計中這種類型的電感更理想，但價格比較昂貴。電感的磁芯材料主要有兩種類型：鐵和鐵氧體。鐵磁芯電感用于低頻場合(幾十千赫)，而鐵氧體磁芯電感用于高頻場合(到兆赫)，因此鐵氧體磁芯電感更適合于EMC應(yīng)用。

在EMC的特殊應(yīng)用中，有兩類特殊的電感：鐵氧體磁珠和鐵氧體夾。鐵氧體磁珠在高頻范圍的衰減為10?dB，而直流衰減量很小。鐵氧體夾在高達(dá)兆赫的頻率范圍內(nèi)的共模(CM)和差模(DM)的衰減均可達(dá)到10dB～20dB。

6.1.4二極管

二極管是最簡單的半導(dǎo)體器件，由于其獨特的特性，某些二極管有助于防止產(chǎn)生與EMC相關(guān)的一些問題。表6-1-1列出了典型二極管的特性。表6-1-1典型二極管的特性6.1.5集成芯片

現(xiàn)代數(shù)字集成芯片(IC)主要使用CMOS工藝制造。CMOS器件的靜態(tài)功耗很低，但是在高速開關(guān)的情況下，CMOS器件需要電源提供瞬時功率，高速CMOS器件的動態(tài)功率要求超過同類雙極性器件。因此必須對這些器件加去耦電容以滿足瞬時功率要求。

現(xiàn)代集成芯片有多種封裝結(jié)構(gòu)，對于分立元件，引腳越短，EMI問題越小。因為表貼器件有更小的安裝面積和更低的安裝位置，因此有更好的EMC性能，所以應(yīng)首選表貼元件，甚至直接在PCB上安裝裸片。

IC的引腳排列也會影響EMC性能。電源線從模塊中心連到IC引腳的距離越短，它的等效電感越少。因此VCC與GND之間的去耦電容越近越有效。

無論是集成芯片、PCB，還是整個系統(tǒng)，時鐘電路是影響EMC性能的主要因素。集成電路的大部分噪聲都與時鐘頻率及其多次諧波有關(guān)。因此無論電路設(shè)計還是PCB設(shè)計都應(yīng)該考慮時鐘電路以降低噪聲。合理的地線、適當(dāng)?shù)娜ヱ铍娙莺团月冯娙菽軠p小電磁輻射。用于時鐘分配的高阻抗緩沖器也有助于減小時鐘信號的反射和振蕩。對于使用TTL和CMOS器件的混合邏輯電路，由于其不同的開關(guān)/保持時間，會產(chǎn)生時鐘、有源信號和電源的諧波。為避免這些潛在的問題，最好使用同系列的邏輯器件。由于CMOS器件的門限寬，現(xiàn)在大多數(shù)設(shè)計者選用CMOS器件。由于制造工藝是CMOS工藝，因此微處理器的接口電路也優(yōu)選這種器件。需要特別注意的是，未使用的CMOS引腳應(yīng)該根據(jù)需要接地或電源，否則噪聲會引起這些輸入端信號混亂，導(dǎo)致MCU運行出錯。6.1.6微控制器

當(dāng)前，許多IC生產(chǎn)商不斷地減小微控制器的尺寸以達(dá)到在單位硅片上增加更多部件的目的。通常減小尺寸會使晶體管工作速度更快。雖然MCU的時鐘速率無法增加，但是上升和下降速度會增加，從而諧波分量使得頻率值上升。在許多情況下，減小微控制器尺寸無法通知給用戶，這樣最初時電路中的MCU是正常的，但以后在產(chǎn)品生命周期中的某個時間就可能出現(xiàn)EMC問題。對此最好的解決方法就是在開始設(shè)計電路時就設(shè)計一個較穩(wěn)健的電路。許多實時應(yīng)用系統(tǒng)都需要高速MCU，設(shè)計者一定要認(rèn)真對待其電路設(shè)計和PCB布線以減少潛在的EMC問題。MCU需要的電源功率隨著其處理功率的增加而增加。讓供給電路(如校準(zhǔn)電路)靠近微控制器是不難辦到的，再用一個獨立的電容就可以減少直流電源對其他電路的影響。

MCU通常有一個片上振蕩器，它用自己的晶體或諧振器連接，從而避免使用其他時鐘給MCU提供時鐘信號，因為時鐘信號長距離傳輸會對其他部分電路產(chǎn)生噪聲輻射。

6.2電路板的布局

6.2.1單層電路板

單層電路板(簡稱單面板)主要用于走線相對比較簡單的電路中，該類電路板在考慮盡量完全走線(在單面板上布下所有導(dǎo)線而無需使用飛線)的前提下將功率電路和信號電路按區(qū)域分開布局。下面以電磁爐控制驅(qū)動部分電路板為例來講解單層電路板，如圖6-2-1所示。圖6-2-1電磁爐控制驅(qū)動部分電路板由圖6-2-1可以看出，該電路包含小功率電源部分、功率驅(qū)動部分和信號處理與控制部分。其中，信號處理與控制部分電路走線較復(fù)雜，且線寬較窄，這是因為該部分為信號線，電流很小，但控制處理電路較復(fù)雜；小功率電源部分的走線較簡單，且線寬比信號線要寬，這是因為該電源需向信號處理部分電路提供電流，電流相對較大，但控制電路較簡單，故走線較簡單；功率驅(qū)動電路走線簡單，且線寬很寬，這是因為該部分電路驅(qū)動電磁爐電感線圈，由電感線圈將電能轉(zhuǎn)換為磁能，給鐵鍋加熱，故這部分電路電流很大，但控制很簡單，走線也很簡單。由此可見，單層電路板在布局時主要考慮將不同部分的電路按塊劃分布局，且信號處理與控制部分電路盡量遠(yuǎn)離大功率電路，以減小電磁干擾，提高電路的可靠性。

除了需要考慮布局外，在單層電路板設(shè)計時還需注意以下幾點：

(1)電路板只有一面走線，在信號處理與控制部分電路中，由于走線較復(fù)雜，可能無法簡單地以最短距離布線，有的走線可能需要繞一段距離才能布開，但不建議繞得過長，如過長，可使用飛線。

(2)飛線的數(shù)目不可過多，當(dāng)達(dá)到一定數(shù)量時，請使用雙層電路板布線。

(3)由于單層電路板引腳插孔中沒有過孔焊盤，故在設(shè)計引腳插孔時，將插孔略大于引腳線徑即可，不可過大。對于雙層或多層電路板，引腳插孔過大影響不大，這是因為在焊接時，由于存在過孔焊盤，焊錫會將過孔焊盤填滿，焊好后，元件不會晃動或脫落。而單層電路板沒有過孔焊盤，引腳插孔過大，在焊接時可能無法使引腳與焊盤掛錫，即使可以掛錫，焊好后，元件也容易晃動或脫落。

(4)為了提高焊接元件的可靠性，可將插腳元件焊盤設(shè)計得大一些，這樣在焊接時，元件引腳的焊點較大，焊好后，元件不易晃動，提高元件的穩(wěn)定度和可靠性。

(5)由于單面走線，焊盤與電路板的附著力較差，建議使用淚滴焊盤。

(6)當(dāng)使用貼片元件時，如果又使用插腳元件，這時貼片元件必然設(shè)計在走線層，則在自動貼裝時需要增加點膠工序，使貼片膠粘在電路板上，在波峰焊接引線式元件時，貼片元件不會因為引腳焊錫熔化而脫落，但是，增加這一步必然會增加焊接成本。6.2.2雙層電路板

雙層電路板(簡稱雙面板)常見于目前的電子設(shè)備中，它適用于相對較復(fù)雜走線的電路中，電路板的電磁兼容性主要通過考慮元件布局和選擇元件實現(xiàn)，電路布局的方法與單層電路板類似。圖6-2-2為一款采用了雙層電路板設(shè)計的電機驅(qū)動電路板。由圖6-2-2可以看出，該電路包含低壓邏輯控制部分、高壓邏輯驅(qū)動部分、小功率開關(guān)電源部分、高壓大電流驅(qū)動部分和低壓大電流驅(qū)動部分。在布局時將高壓大電流驅(qū)動部分和低壓大電流驅(qū)動部分放在一端，由于小功率開關(guān)電源部分和高壓整流部分有連接關(guān)系，故將小功率開關(guān)電源部分也與高壓大電流部分放在一起，這樣就將電磁干擾比較大的功率部分放在一端，盡量遠(yuǎn)離另一端的低壓邏輯控制部分，減小對低壓邏輯控制電路的干擾。高壓邏輯驅(qū)動部分是高壓大電流驅(qū)動部分和低壓邏輯控制部分之間連接控制的橋梁，故將其布放在這兩部分之間。這種布局結(jié)構(gòu)在電路板空間小的情況下盡量使電路之間的干擾降到最小，提高電路的可靠性。圖6-2-2電機驅(qū)動電路板雙層電路板設(shè)計時一般還需考慮的問題總結(jié)如下(其他層電路亦可參考)：

(1)將電磁干擾比較大的功率元件放置在電路板的邊緣，遠(yuǎn)離其他元件，在可能的情況下使用金屬殼將其屏蔽。

(2)將電磁繼電器類容易在工作瞬間產(chǎn)生大的電磁脈沖的元件遠(yuǎn)離邏輯控制元件，特別是MCU類程序控制元件，防止因瞬間電磁干擾導(dǎo)致程序異常。

(3)區(qū)域分割，不同功能種類的電路應(yīng)該位于不同的區(qū)域，如對數(shù)字電路、模擬電路、接口電路、時鐘、電源等進行分區(qū)。

(4)將電路布局按照工作速度區(qū)分開，將高速電路放置在電路板邊緣，遠(yuǎn)離小信號、低速元件和接口元件，不同工作速度的電路布局如圖6-2-3所示。圖6-2-3不同工作速度的電路布局

(5)數(shù)、模轉(zhuǎn)換電路應(yīng)布放在數(shù)字電路區(qū)域和模擬電路區(qū)域的交接處。

(6)時鐘電路、高速電路、存儲器電路應(yīng)布放在電路板最靠里邊(遠(yuǎn)離拉手條)的位置。低頻I/O電路和模擬I/O電路應(yīng)靠近連接器布放。

(7)小信號的走線不可經(jīng)過高速電路布線區(qū)，微弱信號的走線更需要仔細(xì)考慮，防止其他信號走線對其影響。

(8)對于某些電路網(wǎng)絡(luò)，需要采用放射狀走線(Starburst),用于保證不同節(jié)點之間相互不影響。

(9)對于輸出濾波電容走線的優(yōu)劣，如圖6-2-4所示。圖6-2-4濾波電容走線的優(yōu)劣

(10)對于高頻旁路電容走線的優(yōu)劣，如圖6-2-5所示(此處假定走線連接電路板的內(nèi)層)，該方法用于多層電路板。圖6-2-5高頻旁路電容走線的優(yōu)劣

(11)微弱信號走線和小信號走線應(yīng)盡可能短，放大后再經(jīng)過數(shù)字化處理后的信號走線可適當(dāng)變長。

(12)高頻數(shù)字邏輯信號線需考慮對外輻射問題，同組邏輯線需盡量等長；低頻數(shù)字邏輯信號走線可較長，且一般不考慮等長問題。

(13)差分信號線需采用差分對布線規(guī)則，且走線不可過長。

(14)功率走線應(yīng)盡可能寬，且盡量短，功率電流與地的匯集點盡量靠近大儲能電容的負(fù)極，同樣，功率電流與電源的匯集點盡量靠近大儲能電容的正極，且需考慮功率器件開關(guān)工作時儲能電容的紋波大小。

(15)應(yīng)該采用基于信號流的布局，使關(guān)鍵信號和高頻信號的連線最短，而不是首先考慮電路板的整齊、美觀。

(16)功率放大與控制驅(qū)動部分遠(yuǎn)離屏蔽體的局部開孔，并盡快離開本板。

(17)晶振、晶體等就近放置在IC對應(yīng)引腳邊。

(18)基準(zhǔn)電壓源(模擬電壓信號輸入線、A/D變換參考電源)要盡量遠(yuǎn)離數(shù)字信號。6.2.3多層電路板

多層電路板(四層及四層以上電路板)常用于走線復(fù)雜的電路中，如計算機、手機、平板電腦、GPS等設(shè)備的主板，多層電路板的設(shè)計規(guī)劃比較復(fù)雜，在此以最簡單的四層電路板為例講解，對于更多層的電路板設(shè)計請參考相關(guān)專業(yè)書籍。

圖6-2-6給出了一款信號采集電路板，由圖可以看出，該電路比較復(fù)雜，雙層電路板無法實現(xiàn)完全布線，且電磁兼容性可能較差，故選用四層電路板設(shè)計。圖6-2-6信號采集電路板多層電路板在設(shè)計時需要考慮參考平面的問題，電源、地均能作為參考平面，且有一定的屏蔽作用，但相對而言，電源平面具有較高的特性阻抗，與參考電平存在較大的電位差；從屏蔽的角度看，地一般均做了接大地處理，并作為基準(zhǔn)電平參考點，其屏蔽效果遠(yuǎn)遠(yuǎn)優(yōu)于電源參考平面；故在選擇參考平面時，應(yīng)優(yōu)先選擇地參考平面。

1．電源層、地層、信號層的相對位置

當(dāng)電源層、地層以及信號層的層數(shù)確定后，它們之間的相對排布位置是電磁兼容設(shè)計時需要考慮的問題。對于多層電路板，在排布時一般需遵循以下原則：

(1)元件面的下面(第二層)為地平面，提供器件屏蔽層以及為頂層布線提供參考平面。

(2)所有信號層盡可能與地平面相鄰。

(3)盡量避免兩信號層直接相鄰。

(4)主電源盡可能與其對應(yīng)的地相鄰。

(5)兼顧層壓結(jié)構(gòu)對稱。

(6)無相鄰平行布線層。

(7)關(guān)鍵信號與地層相鄰，不跨分割區(qū)。

在進行具體的PCB層的設(shè)置時，要對以上原則進行靈活掌握，在領(lǐng)會以上原則的基礎(chǔ)上，根據(jù)實際的需求，確定是否需要一個關(guān)鍵布線層，電源、地平面應(yīng)怎樣分割等，確定層的排布，切忌生搬硬套或摳住一點不放。下面以多層電路板為例講解其不同選擇方法的優(yōu)、缺點。四層電路板層排布方案如圖6-2-7所示，其中方案1是現(xiàn)行四層PCB的主選層設(shè)置方案，元件焊接在頂層，在元件面下有一地平面，關(guān)鍵信號優(yōu)選布頂層(Top層)，至于層之間的厚度，應(yīng)滿足阻抗控制要求，且芯板(GND到POWER)不宜過厚，以降低電源、地平面的分布阻抗，保證電源平面的去耦效果。

圖6-2-7四層電路板層排布方案為了達(dá)到一定的屏蔽效果，有人試圖把電源、地平面放在頂層(Top層)和底層(Bottom層)，即采用方案2，該方案為了達(dá)到想要的屏蔽效果，至少存在以下缺陷：

(1)電源、地平面相距過遠(yuǎn)，電源平面阻抗較大。

(2)電源、地平面由于元件焊盤等影響，極不完整。

(3)由于參考面不完整，信號阻抗不連續(xù)。

實際上，對于多層電路板而言，一般大量采用表貼器件，對于器件越來越密的情況下，本排布方案中的電源、地幾乎無法作為完整的參考平面，預(yù)期的屏蔽效果很難實現(xiàn)。方案2使用范圍非常有限，但在個別單面板中，方案2有時反而是最佳層設(shè)置方案，應(yīng)根據(jù)具體情況具體分析，不可機械式地照搬。對于方案3，它與方案1類似，適用于主要器件在底層(Bottom層)布局或關(guān)鍵信號底層布線的情況。

對于更多層的電路板，可參考華為公司的設(shè)計建議：對于六層電路板，其層排布方案如表6-2-1所示，優(yōu)選方案3，可選方案1，備用方案為方案2、4。表6-2-1六層電路板層排布方案對于六層電路板，優(yōu)先考慮方案3，優(yōu)選布線層信號2層，其次是信號3層、信號1層。主電源及其對應(yīng)的地布在4、5層，層厚設(shè)置時，增大信號2層到電源層之間的間距，縮小電源層到地2層之間的間距(相應(yīng)縮小地1層到信號2層之間的間距)，以減小電源平面的阻抗，減少電源對信號2層的影響。在成本要求較高時，可采用方案1，優(yōu)選布線層信號1層、信號2層，其次是信號3層、信號4層。與方案1相比，方案2保證了電源平面與地平面相鄰，減少電源阻抗，但信號1層、信號2層、信號3層、信號4層全部裸露在外，只有S2才有較好的參考平面。對于局部、少量信號要求較高的場合，方案4比方案3更適合，它能提供極佳的布線層(信號2層)。對于八層電路板，其層排布方案如表6-2-2所示，優(yōu)選方案2、3，可選方案1。表6-2-2八層電路板層排布方案對于單電源的情況下，方案2比方案1減少了相鄰布線層，增加了主電源與對應(yīng)地相鄰，保證了所有信號層與地平面相鄰，代價是犧牲一個布線層。對于雙電源的情況，推薦采用方案3，方案3兼顧了無相鄰布線層、層壓結(jié)構(gòu)對稱、主電源與地相鄰等優(yōu)點，但S4應(yīng)減少關(guān)鍵布線。方案4無相鄰布線層、層壓結(jié)構(gòu)對稱，但電源平面阻抗較高，應(yīng)適當(dāng)加大3、4層之間和5、6層之間的層間距，縮小2、3層之間和6、7層之間的層間距。

方案5與方案4相比，保證了電源、地平面相鄰，但信號2層、信號3層相鄰，信號4層以電源2作為參考平面，對于底層關(guān)鍵布線較少以及信號2層、信號3層之間的線間串?dāng)_能控制的情況下，此方案可以考慮。對于十層電路板，其層排布方案如表6-2-3所示，優(yōu)選方案2、3，可選方案1、4。表6-2-3十層電路板層排布方案方案3需擴大3、4層之間的間距；擴大7、8層之間的間距；縮小5、6層之間的間距。主電源及其對應(yīng)地應(yīng)置于6、7層。優(yōu)選布線層為信號2層、信號3層、信號4層，其次為信號1層、信號5層。本方案適合信號布線要求相差不大的場合，兼顧了性能、成本，推薦使用。但需注意避免信號2層、信號3層之間的導(dǎo)線平行、長距離布線。

方案4的EMC效果極佳，但與方案3比，犧牲一個布線層。在成本要求不高、EMC指標(biāo)要求較高且必須是雙電源層的關(guān)鍵單板，建議采用此種方案。優(yōu)選布線層為信號2層、信號3層。對于單電源層的情況，首先考慮方案2，其次考慮方案1。方案1具有明顯的成本優(yōu)勢，但相鄰布線過多，難以控制。

以上層排布作為一般原則，僅供參考，具體設(shè)計過程中可根據(jù)需要的電源層數(shù)、布線層數(shù)、特殊布線要求信號的數(shù)量、比例以及電源、地的分割情況，結(jié)合以上排布原則靈活掌握。更多層的排布方法請參考相關(guān)書籍。6.2.4混合信號PCB分區(qū)設(shè)計

混合信號PCB的設(shè)計很難，元件的布局、布線以及電源和地線的處理將影響到電路性能和電磁兼容性能。如何降低混合信號電路(數(shù)字信號和模擬信號)的相互干擾呢？在設(shè)計之前必須了解電磁兼容(EMC)的兩個基本原則：

(1)盡可能減小電流回路的面積。

(2)系統(tǒng)只采取一個參考面。

如果系統(tǒng)存在兩個參考面，就有可能形成一個偶極天線(需注意的是，小型偶極天線的輻射大小與線的長度，流過電流的大小、頻率成正比)；而如果信號不能由盡可能小的環(huán)路返回，就有可能形成一個大的環(huán)狀天線(需注意的是，大型環(huán)狀天線的輻射大小與環(huán)路面積，流過環(huán)路的電流大小及頻率的平方成正比)。在設(shè)計中應(yīng)該盡量避免。有人建議將混合信號電路板上的數(shù)字地和模擬地分開，這樣能實現(xiàn)數(shù)字地與模擬地之間的隔離。簡單的地線分割如圖6-2-8所示。盡管這種方法可行，但是存在很多潛在的問題，在復(fù)雜的大系統(tǒng)中問題尤其突出。一旦跨越分割間隙布線，電磁輻射和信號串?dāng)_會急劇增加。在PCB設(shè)計中最常見的問題就是信號線跨越分割地或電源而產(chǎn)生EMI問題。圖6-2-8所示的分割方法中信號線跨越了兩地之間的間隙，那么信號返回的路徑是什么呢？假定被分割的兩個地在某處連在一起(通常情況下是在某個位置單點連接)，在這種情況下，地電流將形成一個大的環(huán)路。流經(jīng)大環(huán)路的高頻電流會產(chǎn)生輻射和很高的地電感，如果流過環(huán)路的是低電平模擬電流，該電流很容易受到外部信號干擾。最糟糕的是當(dāng)把被分割的地和電源連接在一起時，將形成一個非常大的電流環(huán)路。另外，模擬地和數(shù)字地由一個長導(dǎo)線連接在一起會構(gòu)成偶極天線。圖6-2-8簡單的地線分割了解電流回流到地的路徑和方式是最佳化混合信號電路板設(shè)計的關(guān)鍵，不能僅僅考慮信號從何處流過，而忽略了電流的具體的路徑。

如果必須對地線層進行分割，而且必須由分割之間的間隙布線，可以先在被分割的地之間進行單點連接，形成兩個地之間的連接橋，然后由該連接橋布線。這樣在每一個信號線的下方都能夠提供一個直接的電流回流路徑，從而使形成的環(huán)路面積很小，合理的地線分割如圖6-2-9所示。圖6-2-9合理的地線分割混合信號PCB設(shè)計是一個復(fù)雜的過程，設(shè)計過程要注意以下幾點：

(1)將PCB分區(qū)為獨立的模擬部分和數(shù)字部分。

(2)合適的元件布局。

(3)?A/D轉(zhuǎn)換器跨分區(qū)放置。

(4)不要對地進行分割，在電路板的模擬部分和數(shù)字部分下面設(shè)統(tǒng)一的地。

(5)在電路板的所有層中，數(shù)字信號只能在電路板的數(shù)字部分布線，模擬信號只能在電路板的模擬部分布線。

(6)實現(xiàn)模擬部分和數(shù)字部分電路電源分割。

(7)布線不能跨越分割電源面之間的間隙。

(8)必須跨越分割電源之間間隙的信號線要位于緊鄰大面積接地的布線層上。

(9)分析返回地的電流實際流過的路徑和方式。

(10)采用正確的布線規(guī)則。 6.3濾波

6.3.1濾波器件

常用的濾波器件有很多種，包括電阻、電感、電容、鐵氧體磁珠等，分述如下：

(1)電阻不能單獨用來做濾波的用途，它一般與電容結(jié)合起來組成RC濾波網(wǎng)絡(luò)使用。電阻中由于引線電感(ESL)與寄生電容的存在，電阻的高低頻特性有很大的差異，這一點在設(shè)計濾波器時應(yīng)該加以注意。

(2)電感中由于引線電阻(ESR)和寄生電容的存在，使電感存在一個自諧振頻率fC，電感在低于fC的頻率范圍內(nèi)表現(xiàn)為電感的特性，但在高于fC的頻率范圍內(nèi)，則表現(xiàn)為電容的特性。這是在計算濾波器的插入損耗時需要尤其注意的地方。

(3)電容是在濾波電路中最為常用的器件，常與電阻、電感配合使用。

(4)鐵氧體磁珠也是常用的濾波器件。用于電磁噪聲抑制的鐵氧體是一種磁性材料，由鐵、鎳、鋅氧化物混合而成，具有很高的電阻率，較高的磁導(dǎo)率(約為100?H·m－1～1500?H·m－1)。鐵氧體磁珠串接在信號或電源通路上，用于抑制差模噪聲。當(dāng)電流流過鐵氧體時，低頻電流可以幾乎無衰減地流過，但高頻電流卻會受到很大的損耗，轉(zhuǎn)變成熱量散發(fā)。鐵氧體磁珠可以等效為電阻與電感的串聯(lián)，但電阻值與電感值都是隨頻率而變化的。鐵氧體磁珠與普通的電感相比具有更好的高頻濾波特性。鐵氧體在高頻時呈現(xiàn)電阻性，相當(dāng)于品質(zhì)因數(shù)很低的電感器，所以能在相當(dāng)寬的頻率范圍內(nèi)保持較高的阻抗，從而提高高頻濾波效能。共模電感插入傳輸導(dǎo)線對中，可以同時抑制每根導(dǎo)線對地的共模高頻噪聲。通常的做法是把兩個相同的線圈繞在同一個鐵氧體環(huán)上，鐵氧體磁損較小，該繞制方法使得兩線圈在流過共模電流時磁環(huán)中的磁通相互疊加，從而具有相當(dāng)大的電感量，對共模電流起到抑制作用，而當(dāng)兩線圈流過差模電流時，磁環(huán)中的磁通相互抵消，幾乎沒有電感量，因此差模電流可以無衰減地通過。

6.3.2濾波電路

在EMC(電磁兼容性)設(shè)計中，濾波的作用基本上是衰減高頻噪聲，因此濾波器通常都設(shè)計為低通濾波器。濾波電路的典型結(jié)構(gòu)形式如圖6-3-1所示。圖6-3-1濾波電路的典型結(jié)構(gòu)形式圖6-3-1(a)為電感濾波器，適用于高頻時的源阻抗和負(fù)載阻抗較小的場合；圖6-3-1(b)為電容濾波器，適用于高頻時的源阻抗和負(fù)載阻抗較大的場合；圖6-3-1(c)和(d)為Г形濾波器，前者適用于高頻時的源阻抗較小、負(fù)載阻抗較大的場合，后者適用于高頻時的源阻抗較大、負(fù)載阻抗較小的場合；圖6-3-1(e)為П型濾波器，適用于高頻時的源阻抗與負(fù)載阻抗均較大的場合；圖6-3-1(f)為T型濾波器，適用于高頻時的源阻抗與負(fù)載阻抗都比較小的場合。

還有一種經(jīng)常應(yīng)用的濾波器是電源用EMI(電磁干擾)濾波器，其結(jié)構(gòu)形式如圖6-3-2所示。圖6-3-2電源用EMI濾波器的結(jié)構(gòu)形式圖6-3-2中，L1是共模扼流圈，它既通過其初級電感線圈實現(xiàn)差分濾波，又通過其次級電感線圈實現(xiàn)共模濾波。L1、CX1和CX2構(gòu)成差分濾波網(wǎng)絡(luò)，以濾除進線之間的噪聲。L1、CY1和CY2構(gòu)成共模濾波網(wǎng)絡(luò)，以減小接線回路噪聲和大地的電位差。

濾波電路在布線時必須嚴(yán)格注意以下問題：

(1)濾波電路的地應(yīng)該是一個低阻抗的地，同時不同的功能電路之間不能存在共地阻抗。

(2)濾波電路的輸入輸出不能相互交叉走線，應(yīng)該加以隔離。

(3)在濾波電路的設(shè)計中，同時應(yīng)該注意使信號路徑盡量短、簡潔，盡量減小濾波電容的等效串聯(lián)電感和等效串聯(lián)電阻。

(4)接口濾波電路應(yīng)該盡量靠近接插件。 6.4屏蔽

屏蔽是電磁兼容設(shè)計中常用的方法，它主要有兩個目的：第一是為了防止產(chǎn)品的電子電路或部分電子電路輻射發(fā)射到產(chǎn)品邊緣外面，這樣既可避免產(chǎn)品不符合輻射發(fā)射的限值，又可防止導(dǎo)致產(chǎn)品對其他電子產(chǎn)品的干擾；第二是為了防止產(chǎn)品外部的輻射發(fā)射耦合到產(chǎn)品內(nèi)部的電子電路上，導(dǎo)致產(chǎn)品內(nèi)部的干擾。

在電子設(shè)計中，常見的屏蔽方法有兩種：一種是模塊式屏蔽；另一種是重要信號走線的屏蔽。模塊式屏蔽如圖6-4-1所示，圖6-4-1(a)為不同模塊部分分別加金屬屏蔽殼的電路板，這樣可以保證不同模塊之間不會相互干擾。圖6-4-1(b)為卸掉屏蔽殼的電路板，由電路板可以看出，不同模塊按區(qū)域劃分開，區(qū)域邊緣通過地線包圍，將金屬殼焊接其上形成完整的屏蔽。圖6-4-1模塊式屏蔽重要的信號線屏蔽示意圖如圖6-4-2所示，圖中將關(guān)鍵的信號線兩邊各加一條地線。目的在于為關(guān)鍵信號提供一個低電感的對地回路，從而減少相鄰線之間的串?dāng)_、傳導(dǎo)及輻射的影響。但在增加了地線的同時，也改變了信號的電磁場分布，降低了信號線的阻抗。圖6-4-2重要的信號線屏蔽示意圖隨著地線到信號線的距離的增大，地線對信號線阻抗的影響逐漸減弱。地線對信號線阻抗的影響隨著兩地板之間的間距的增大而增強。這是由于隨著信號線到地板距離的增大，信號線到地板的耦合逐漸減弱、到地線的耦合逐漸增強而造成的。

屏蔽地線的線寬對信號的阻抗影響不是單調(diào)的，且對信號的影響較弱。隨著屏蔽地線線寬從4?mil變化到無窮大，相應(yīng)的阻抗變化只是在1W內(nèi)擺動。因此在進行PCB設(shè)計時，為了節(jié)省布線空間，可以用較細(xì)的地線作為屏蔽。 6.5接地

6.5.1接地的含義

電子設(shè)備的“地”通常有兩種含義：一種是“大地”(安全地)；另一種是參考地(又稱為系統(tǒng)基準(zhǔn)地、信號地)。接地是指在系統(tǒng)與某個電位基準(zhǔn)面之間建立低阻的導(dǎo)電通路。接“大地”是指以地球的電位為基準(zhǔn)，并以大地作為零電位，把電子設(shè)備的金屬外殼、參考地與大地相連接。把接地平面與大地連接，往往是出于以下考慮：

(1)提高設(shè)備電路系統(tǒng)工作的穩(wěn)定性。

(2)靜電泄放。

(3)為操作人員提供安全保障。6.5.2接地的分類

理想的接地平面是一個零電位的物理體，任何干擾信號電平通過它，都不會產(chǎn)生電壓降。實際的接地平面，有時在兩接地點要產(chǎn)生幾微伏甚至更大的電位差。

對于電子設(shè)計人員，應(yīng)考慮和分析地電位的分布，以便尋找接地平面上的低電平點，作為敏感電路或設(shè)備的接地點。

通常采用的接地方式有浮地、單點接地、多點接地以及混合接地，分述如下：

(1)浮地是指設(shè)備地線系統(tǒng)在電氣上與大地絕緣的一種接地方式。它的目的是將電路(或設(shè)備)與公共地或可能引起環(huán)流的公共導(dǎo)線隔離開來，為了消除靜電積累的影響，需要在設(shè)備與大地之間接進一個阻值很大的泄放電阻。由于浮地自身的一些弱點，不太適合于一般的大系統(tǒng)中，其接地方式很少采用。

(2)當(dāng)電路在低頻工作時(即當(dāng)?shù)鼐€長度小于工作頻率的λ/20時)一般采用單點接地。

(3)當(dāng)?shù)鼐€長度大于0.15?λ時，采用多點接地。

(4)對于工作頻率范圍很寬的電路，考慮采用混合接地。

(5)對于射頻電路接地，要求接地線盡量要短或者大面積接地。

1．單點接地

單點接地是指在整個系統(tǒng)中，只有一個物理點被定義為接地參考點，其他各個需要接地的點都連接到這一點上，如圖6-5-1所示。圖6-5-1單點接地單點接地適用于頻率較低的電路中(1?MHz以下)。若系統(tǒng)的工作頻率很高，以致在工作波長與系統(tǒng)接地引線的長度可比擬時，單點接地方式就有問題了。當(dāng)?shù)鼐€的長度接近于1/4波長時，它就像一根終端短路的傳輸線，地線的電流、電壓呈駐波分布，地線變成了輻射天線，而不能起到“地”的作用。為了減少接地阻抗，避免輻射，地線的長度應(yīng)小于λ/20。在電源電路的處理上，一般可以考慮單點接地。對于具有大量數(shù)字電路的電路板中，由于其含有豐富的高次諧波，一般不建議采用單點接地方式。

2．多點接地

多點接地是指設(shè)備中各個接地點都直接接到距它最近的接地平面上，以使接地引線的長度最短。接地線要短而直，禁止交叉重疊。減少公共地阻抗所產(chǎn)生的干擾。

多點接地電路結(jié)構(gòu)簡單，接地線上可能出現(xiàn)的高頻駐波現(xiàn)象顯著減少，適用于工作頻率較高的(大于10?MHz)場合。但多點接地可能會導(dǎo)致設(shè)備內(nèi)部形成許多接地環(huán)路，從而降低設(shè)備對外界電磁場的抵御能力。在多點接地的情況下，要注意地線環(huán)路問題，尤其是不同的模塊、設(shè)備之間的組網(wǎng)。理想地線應(yīng)是一個零電位、零阻抗的物理實體。但實際的地線本身既有電阻分量又有電抗分量，當(dāng)有電流通過該地線時，就要產(chǎn)生電壓降。地線會與其他連線(信號、電源線等)構(gòu)成回路，當(dāng)時變電磁場耦合到該回路時，就在地的回路中產(chǎn)生感應(yīng)電動勢，并由地回路耦合到負(fù)載，構(gòu)成潛在的EMI威脅。

3．大面積接地

為減少地平面的阻抗，達(dá)到良好的接地效果，要遵守以下規(guī)則：

(1)射頻PCB的接地要求大面積接地。

(2)在微帶印制電路中，底面為接地面，必須確保完整的地平面。

(3)由于集膚效應(yīng)的存在，可將地平面鍍金或鍍銀，提高導(dǎo)電性能，以降低地線阻抗。

(4)使用緊固螺釘，使其與屏蔽腔的腔體緊密結(jié)合。

4．射頻器件接地

表貼射頻器件和濾波電容需要接地時，為減小器件接地電感，要求如下：

(1)每個焊盤至少要有兩根花盤腳接鋪地銅皮；如果工藝上允許，則采用全接觸方式接地。

(2)用至少兩個金屬化過孔在器件管腳旁就近接地。

(3)增大過孔孔徑和并聯(lián)若干過孔。

(4)有些元件的底部是接地的金屬殼，要在元件的投影區(qū)內(nèi)加一些接地孔，表面層的投影區(qū)內(nèi)沒有綠油