現(xiàn)代微機(jī)原理與技術(shù)第02章

第2章微處理器內(nèi)部結(jié)構(gòu)和外部特性現(xiàn)代微機(jī)原理及接口技術(shù)

清華大學(xué)出版社教學(xué)目標(biāo)教學(xué)重點(diǎn)教學(xué)過程2/4/20251教學(xué)目標(biāo)理解8086微處理器的功能結(jié)構(gòu)。理解8086微處理器的通用寄存器、段寄存器、控制寄存器的功能和用途。熟練掌握8086微處理器的存儲(chǔ)器的分段管理、物理地址和邏輯地址的換算及I/O端口的編址方式。理解8086微處理器的引腳功能、工作模式、最小模式和最大模式下的引腳功能、系統(tǒng)組成和總線時(shí)序。了解80286、80386、80486以及Pentium系列等高檔微處理器的特點(diǎn)及基本結(jié)構(gòu)。Tuesday,February4,20252教學(xué)重點(diǎn)8086微處理器的通用寄存器、段寄存器、控制寄存器的功能和用途。8086微處理器的存儲(chǔ)器的分段管理、物理地址和邏輯地址的換算及I/O端口的編址方式。8086微處理器的引腳功能、工作模式、最小模式和最大模式下的引腳功能、系統(tǒng)組成和總線時(shí)序。2/4/20253教學(xué)過程2.1微處理器的內(nèi)部結(jié)構(gòu)2.28088/8086存儲(chǔ)器和I/O組織2.3微處理器的外部特性2.4高性能微處理器2/4/202542.1微處理器的內(nèi)部結(jié)構(gòu)2.1.1微處理器的基本結(jié)構(gòu)2.1.28088/8086的功能結(jié)構(gòu)2.1.38088/8086的寄存器結(jié)構(gòu)2/4/202552.1.1微處理器的基本結(jié)構(gòu)CPU的3大主要部件：運(yùn)算器控制器寄存器組2/4/202562.1.28088/8086的功能結(jié)構(gòu)2/4/202572.1.28088/8086的功能結(jié)構(gòu)8088/8086CPU由兩個(gè)獨(dú)立的功能部件構(gòu)成：指令執(zhí)行部件EU（ExecutionUnit）和總線接口部件BIU（BusInterfaceUnit），兩者可并行操作。EU包含1個(gè)16位的算術(shù)邏輯單元ALU，8個(gè)16位的通用寄存器，1個(gè)16位的狀態(tài)標(biāo)志寄存器FR，1個(gè)數(shù)據(jù)暫存寄存器和執(zhí)行部件的控制電路。BIU內(nèi)部設(shè)有4個(gè)16位段地址寄存器，即代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS和附加段寄存器ES；1個(gè)16位指令指針寄存器IP；1個(gè)6字節(jié)指令隊(duì)列緩沖器；以及20位地址加法器和總線控制電路。2/4/202582.1.28088/8086的功能結(jié)構(gòu)傳統(tǒng)微處理器在執(zhí)行程序時(shí)依次先從存儲(chǔ)器中取出—條指令，然后讀出操作數(shù)，最后執(zhí)行指令。即取指令和執(zhí)行指令是串行進(jìn)行的，取指令期間CPU必須等待。在8086中，取指令和執(zhí)行指令分別由總線接口部件BIU和指令執(zhí)行部件EU來完成，并且存在指令隊(duì)列緩沖器中，使BIU和EU可以并行工作，指令執(zhí)行部件負(fù)責(zé)執(zhí)行指令，總線接口部件負(fù)責(zé)提取指令、讀出操作數(shù)和寫入結(jié)果。這兩個(gè)部件能互相獨(dú)立地工作。在大多數(shù)情況下，取指令和執(zhí)行指令可以重疊進(jìn)行，即在執(zhí)行指令的同時(shí)進(jìn)行取指令的操作。傳統(tǒng)微處理器的指令執(zhí)行過程8086微處理器的指令執(zhí)行過程2/4/202592.1.38088/8086的寄存器結(jié)構(gòu)8088/8086內(nèi)部有14個(gè)16位寄存器，按功能可分為3大類：通用寄存器8個(gè)段寄存器4個(gè)控制寄存器2個(gè)2/4/202510通用寄存器的特定用法寄存器名稱寄存器含義常用的操作功能AX16位累加器字乘，字除，字I/O處理AL8位累加器字節(jié)乘，字節(jié)除，字節(jié)I/O處理，查表轉(zhuǎn)換，十進(jìn)制運(yùn)算AH8位累加器字節(jié)乘，字節(jié)除BX16位基址寄存器查表轉(zhuǎn)換CX16位計(jì)數(shù)寄存器數(shù)據(jù)串操作指令，循環(huán)指令CL8位計(jì)數(shù)寄存器變量移位，循環(huán)移位DX16位數(shù)據(jù)寄存器字乘，字除，簡介I/O處理SP16位堆棧指針寄存器堆棧操作SI16位源變址寄存器數(shù)據(jù)串操作指令DI16位目的變址寄存器數(shù)據(jù)串操作指令2/4/202511段寄存器8088/8086共有4個(gè)16位的段寄存器，用來存放每一個(gè)邏輯段的段起始地址。代碼段寄存器CS（CodeSegment）：用來給出當(dāng)前的代碼段起始地址，存放CPU可以執(zhí)行的指令，CPU執(zhí)行的指令將從代碼段取得。數(shù)據(jù)段寄存器DS（DataSegment）：指向程序當(dāng)前使用的數(shù)據(jù)段，用來存放數(shù)據(jù)，包括參加運(yùn)算的操作數(shù)和中間結(jié)果。堆棧段寄存器SS（StackSegment）：給出程序當(dāng)前所使用的堆棧段，即在存儲(chǔ)器中開辟的堆棧區(qū)，堆棧操作的執(zhí)行地址就在該段。附加段寄存器ES（ExtraSegment）：指出程序當(dāng)前所使用的附加段，通常也用來存放數(shù)據(jù)，典型用法是存放處理以后的數(shù)據(jù)。2/4/202512控制寄存器指令指針寄存器IPIP是一個(gè)16位的寄存器，存放EU要執(zhí)行的下一條指令的偏移地址，用以控制程序中指令的執(zhí)行順序。標(biāo)志寄存器FLAGFLAG是一個(gè)16位的寄存器，共9個(gè)標(biāo)志，其中6個(gè)用做狀態(tài)標(biāo)志，3個(gè)用做控制標(biāo)志。

8088/8086微處理器標(biāo)志寄存器2/4/202513標(biāo)志寄存器FLAG中標(biāo)志位的含義、特點(diǎn)及應(yīng)用場合標(biāo)志類別標(biāo)志位含義特點(diǎn)應(yīng)用場合狀態(tài)標(biāo)志CF（CarryFlag）進(jìn)位標(biāo)志CF=1時(shí)，結(jié)果在最高位上產(chǎn)生一個(gè)進(jìn)位（加法）或借位（減法）；CF=0時(shí)，則無進(jìn)位或借位產(chǎn)生用于加、減法運(yùn)算，移位和循環(huán)指令也能把存儲(chǔ)器或寄存器中的最高位（左移）或最低位（右移）移入CF位中PF（ParityFlag）奇偶標(biāo)志PF=1時(shí)，結(jié)果中有偶數(shù)個(gè)1；PF=0時(shí)，則表示結(jié)果中有奇數(shù)個(gè)1。用于檢查在數(shù)據(jù)傳送過程中是否發(fā)生錯(cuò)誤AF（AuxiliaryCarryFlag）輔助進(jìn)位標(biāo)志AF=1時(shí)，結(jié)果的低4位產(chǎn)生了一個(gè)進(jìn)位或借位；AF=0時(shí)，則無進(jìn)位或借位用于實(shí)現(xiàn)BCD碼算術(shù)運(yùn)算結(jié)果的調(diào)整ZF（ZeroFlag）零標(biāo)志ZF=1時(shí)，運(yùn)算結(jié)果位零；ZF=0時(shí)，則表示運(yùn)算結(jié)果不為零用于判斷運(yùn)算結(jié)果和進(jìn)行控制轉(zhuǎn)移SF（SignFlag）符號標(biāo)志SF=1時(shí)，運(yùn)算結(jié)果為負(fù)數(shù)，即最高位為1；SF=0時(shí)，則表示運(yùn)算結(jié)果為正數(shù)，即最高位為0用于判斷運(yùn)算結(jié)果和進(jìn)行控制轉(zhuǎn)移OF（OverflowFlag）溢出標(biāo)志OF=1時(shí)，帶符號數(shù)在進(jìn)行算術(shù)運(yùn)算時(shí)產(chǎn)生了算術(shù)溢出，即運(yùn)算結(jié)果超出了帶符號數(shù)所能表示的范圍；OF=0時(shí)，則無溢出用于判斷運(yùn)算結(jié)果的溢出情況控制標(biāo)志TF（TrapFlag）陷阱標(biāo)志若TF=1，則CPU處于單步工作方式，CPU執(zhí)行完一條指令就自動(dòng)產(chǎn)生一個(gè)內(nèi)部中斷，轉(zhuǎn)去執(zhí)行一個(gè)中斷服務(wù)程序；若TF=0，CPU正常執(zhí)行程序?yàn)榱苏{(diào)試程序方便而設(shè)置的IF（InterruptEnableFlag）中斷允許標(biāo)志若IF=1，允許CPU接受外部從INTR引腳上發(fā)來的可屏蔽中斷請求信號；若IF=0，則進(jìn)制CPU接受可屏蔽中斷請求信號控制可屏蔽中斷的標(biāo)志DF（DirectionFlag）方向標(biāo)志若DF=1，字符串操作指令按遞減的順序從高地址到低地址的方向?qū)ψ址M(jìn)行處理；若DF=0，字符串操作指令按遞增的順序?qū)ψ址M(jìn)行處理用于控制字符串操作指令的步進(jìn)方向2/4/2025142.28088/8086存儲(chǔ)器和I/O組織2.2.18088/8086的存儲(chǔ)器組織2.2.28088/8086的I/O組織2/4/2025152.2.18088/8086的存儲(chǔ)器組織存儲(chǔ)器的內(nèi)部結(jié)構(gòu)和訪問由于8088/8086有20根地址線，所以可尋址的存儲(chǔ)器空間為1MB（220B），地址范圍為0~220-1（0000H~FFFFFH）。存儲(chǔ)器內(nèi)部按字節(jié)進(jìn)行組織，兩個(gè)相鄰的字節(jié)稱為一個(gè)字。存放的信息若以字節(jié)為單位，則將其在存儲(chǔ)器中按順序排列存放：若存放的數(shù)據(jù)為一個(gè)字則將每一個(gè)字的低字節(jié)存放在低地址中，高字節(jié)存放在高地址中，并以低地址作為該字的地址。在8088/8086存儲(chǔ)器中，從偶地址開始存放的字，稱為規(guī)則字或?qū)?zhǔn)字，從奇地址開始存放的字，稱為非規(guī)則字或非對準(zhǔn)字。規(guī)則字的存取可在一個(gè)總線周期內(nèi)完成，非規(guī)則字的存取需要兩個(gè)總線周期。2/4/2025162.2.18088/8086的存儲(chǔ)器組織存儲(chǔ)器的內(nèi)部結(jié)構(gòu)和訪問8088/8086存儲(chǔ)器1MB的存儲(chǔ)空間被分成兩個(gè)512KB的存儲(chǔ)體，分別叫高位庫和低位庫。低位庫固定與CPU低位字節(jié)數(shù)據(jù)線D7~D0相連，稱為低字節(jié)存儲(chǔ)體，該存儲(chǔ)體中的每個(gè)地址均為偶地址；高位庫與CPU的高位字節(jié)數(shù)據(jù)線D15~D8相連，稱為高字節(jié)存儲(chǔ)體，該存儲(chǔ)體中的每個(gè)地址均為奇地址。兩個(gè)存儲(chǔ)體之間采用字節(jié)交叉編址方式。8088/8086存儲(chǔ)器的分體結(jié)構(gòu)2/4/2025172.2.18088/8086的存儲(chǔ)器組織存儲(chǔ)器的內(nèi)部結(jié)構(gòu)和訪問8086系統(tǒng)設(shè)置了一個(gè)總線高位有效控制信號BHE。與A0相互配合，使得CPU可以訪問兩個(gè)存儲(chǔ)體中的一個(gè)字信息。A0操作功能數(shù)據(jù)總線00同時(shí)訪問兩個(gè)存儲(chǔ)體，讀/寫一個(gè)規(guī)則字信息D15~D001只訪問奇地址存儲(chǔ)體，讀/寫高字節(jié)信息D15~D810只訪問偶地址存儲(chǔ)體，讀/寫低字節(jié)信息D7~D011無操作2/4/2025188088/8086存儲(chǔ)器結(jié)構(gòu)8086系統(tǒng)存儲(chǔ)器結(jié)構(gòu)8088系統(tǒng)存儲(chǔ)器結(jié)構(gòu)2/4/2025192.2.18088/8086的存儲(chǔ)器組織存儲(chǔ)器分段在8088/8086存儲(chǔ)空間中，從0地址開始，把每16個(gè)連續(xù)字節(jié)的存儲(chǔ)空間稱為小節(jié)（Paragraph），一般要求各個(gè)邏輯段從字節(jié)的整數(shù)邊界開始，即盡量保證段起始地址的低4位地址碼為“0”。在1MB的地址空間中，共有64K小節(jié)。2/4/2025202.2.18088/8086的存儲(chǔ)器組織存儲(chǔ)器地址段基址偏移地址邏輯地址物理地址邏輯地址到物理地址的轉(zhuǎn)換由BIU中20位的地址加法器自動(dòng)完成，實(shí)際上物理地址是段基址左移4位加偏移地址形成的。其計(jì)算公式為：物理地址=段基址*16+偏移地址物理地址的形成2/4/202521【課堂示例（一）】【例2-1】設(shè)（CS）=7648H，（IP）=423H，求物理地址。解：根據(jù)公式，物理地址=段基址*16+偏移地址，得 （CS） 76480H 代碼段段基地址左移4位+ （IP） 423H 偏移地址

768A3H 物理地址所以，求得的物理地址為768A3H。2/4/2025222.2.18088/8086的存儲(chǔ)器組織專用和保留的存儲(chǔ)器單元00000H~003FFH（共1KB）：存放中斷向量表，每個(gè)中斷向量占4個(gè)字節(jié)，前2個(gè)字節(jié)存放中斷處理服務(wù)程序入口的偏移地址，后2個(gè)字節(jié)存放中斷服務(wù)程序入口的段地址。因此，1KB區(qū)域可以存放256個(gè)中斷處理服務(wù)程序的入口地址。B0000H~B0FFFH（共4KB）：單色顯示器的視頻緩沖區(qū)，存放單色顯示器當(dāng)前屏幕顯示字符所對應(yīng)的ASCII碼及其屬性。B8000H~BBFFFH（共16KB）：彩色顯示器的視頻緩沖區(qū)，存放彩色顯示器當(dāng)前屏幕像素點(diǎn)所對應(yīng)的代碼。FFFF0H~FFFFFH（共16B）：存放一條無條件轉(zhuǎn)移指令，使系統(tǒng)在上電或復(fù)位時(shí)，會(huì)自動(dòng)跳轉(zhuǎn)到系統(tǒng)的初始化程序。這個(gè)區(qū)域被包含在系統(tǒng)的ROM范圍內(nèi)，在ROM中駐留著系統(tǒng)的基本I/O系統(tǒng)程序，即BIOS。2/4/2025232.2.28088/8086的I/O組織每個(gè)I/O接口都有一個(gè)端口或幾個(gè)端口，所謂端口是指I/O接口電路中供CPU直接存取訪問的那些寄存器或某些特定電路。微機(jī)系統(tǒng)要為每個(gè)端口分配一個(gè)地址號，稱為端口地址。各個(gè)端口地址和存儲(chǔ)單元地址一樣，應(yīng)具有唯一性。8086微處理器用地址總線的低16位作為對8位I/O端口的尋址線，所以8086微處理器可訪問的8位I/O端口有65536（216）個(gè)。兩個(gè)編號相鄰的8位端口可以組成一個(gè)16位的端口。一個(gè)8位的I/O設(shè)備既可以連接在數(shù)據(jù)總線的高8位上，也可以連接在數(shù)據(jù)總線的低8位上。2/4/2025242.2.28088/8086的I/O組織I/O端口有以下兩種編址方式統(tǒng)一編址統(tǒng)一編址也稱“存儲(chǔ)器映射方式”。在這種編址方式下，端口和存儲(chǔ)單元統(tǒng)一編址，即將I/O端口地址置于1MB的存儲(chǔ)器空間中，在整個(gè)存儲(chǔ)空間中劃出一部分空間給外設(shè)端口，把它們看作存儲(chǔ)器單元對待。CPU訪問存儲(chǔ)器的各種尋址方式都可用于尋址端口，訪問端口和訪問存儲(chǔ)器的指令在形式上完全—樣。統(tǒng)一編址的主要優(yōu)點(diǎn)是無需專門的I/O指令，對端口操作的指令類型多，從而簡化了指令系統(tǒng)的設(shè)計(jì)。不僅可以對端口進(jìn)行數(shù)據(jù)傳送，還可以對端口內(nèi)容進(jìn)行算術(shù)/邏輯運(yùn)算和移位等操作，端口操作靈活，有比較大的編址空間。缺點(diǎn)是端口占用存儲(chǔ)器的地址空間，使存儲(chǔ)器容量更加緊張，同時(shí)端口指令的長度增加，執(zhí)行時(shí)間較長，端口地址譯碼器較復(fù)雜。獨(dú)立編址獨(dú)立編址也稱“I/O映射方式”。這種方式的端口單獨(dú)編址構(gòu)成一個(gè)I/O空間，不占用存儲(chǔ)器地址，故稱“獨(dú)立編址”方式。CPU設(shè)置了專門的輸入和輸出指令（IN和OUT）來訪問端口。8086使用A15~A0這16條地址線作為端口地址線，可訪問的I/O端口最多可達(dá)64K個(gè)8位端口或32K個(gè)16位端口。在這種方式下，端口所需的地址線餃少，地址譯碼器較簡單，采用專用的I/O指令，執(zhí)行時(shí)間少，指令長度短。端口操作指令形式上與存儲(chǔ)器操作指令有明顯區(qū)別，使程序編制與閱讀較清晰。缺點(diǎn)是輸入輸出指令類別少，一般只能進(jìn)行傳送操作。在采用獨(dú)立編址方式時(shí)，CPU必須提供控制信號以區(qū)別是尋址內(nèi)存還是尋址I/O端口。8086微處理器在執(zhí)行訪問存儲(chǔ)器指令時(shí)，M/IO信號為高電平，通知外部電路CPU訪問存儲(chǔ)器，當(dāng)8086微處理器執(zhí)行輸入/輸出指令時(shí)，M/IO為低電平，以表CPU在訪問I/O端口。2/4/2025252.3微處理器的外部特性8088/8086CPU具有40條引腳，采用雙列直插式的封裝形式，為了減少芯片上的引腳數(shù)目，8088/8086CPU都采用了分時(shí)服用的地址/數(shù)據(jù)總線。正是由于這種分時(shí)復(fù)用的方法，使得8088/8086CPU可以用40條引腳實(shí)現(xiàn)20位地址、16位數(shù)據(jù)（8位數(shù)據(jù)）及許多控制信號和狀態(tài)信號的傳輸。由于8088只傳輸8位數(shù)據(jù)，所以8088只有8個(gè)地址引腳兼作數(shù)據(jù)引腳，而8086有16個(gè)地址/數(shù)據(jù)復(fù)用引腳。這些引腳構(gòu)成了8088/8086CPU的外總線，它包括地址總線、數(shù)據(jù)總線和控制總線。8088/8086CPU通過這些總線和存儲(chǔ)器、I/O接口等部件組成不同規(guī)模的系統(tǒng)并相互交換信息。2/4/2025262.3微處理器的外部特性2.3.18086的兩種工作模式2.3.2最小模式引腳功能2.3.3最小模式系統(tǒng)組成2.3.4最小模式下總線時(shí)序2.3.5最大模式引腳功能2.3.6最大模式系統(tǒng)組成2.3.7最大模式下總線時(shí)序2/4/2025272.3.18086的兩種工作模式8086CPU引腳圖2/4/2025282.3.18086的兩種工作模式8086有兩種工作模式最小模式是指系統(tǒng)中只有一個(gè)微處理器（8086）。在這種系統(tǒng)中，8086直接產(chǎn)生所有的總線控制信號，系統(tǒng)所需的外加總線控制邏輯部件最少。最大模式是指系統(tǒng)中含有兩個(gè)或多個(gè)微處理器，其中一個(gè)為主處理器8086，其它的處理器稱為協(xié)處理器，是協(xié)助主處理器工作的。在最大模式工作時(shí)，控制信號是通過8288總線控制器提供的。目前常用的是最大模式。在不同模式下工作時(shí)，8086的部分引腳（第21~24引腳）會(huì)有不同的功能。2/4/202529與工作模式無關(guān)的引腳AD15~AD0（Address/Data）：地址/數(shù)據(jù)復(fù)用引腳，雙向，三態(tài)。A19/S6~A16/S3（Address/Status）：地址/狀態(tài)復(fù)用引腳，輸出，三態(tài)。NMI（Non-MaskableInterrupt）：非屏蔽中斷輸入信號，輸入，上升沿觸發(fā)INTR（InterruptRequest）：可屏蔽中斷請求信號，輸入，電平觸發(fā)，高電平有效。BHE/S7（BusHighEnable/Status）：高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用信號，三態(tài)，輸出，低電平有效MN/MX（Minimum/Maximum）：工作方式選擇信號，輸入。為1時(shí)CPU工作在最小模式下；為0時(shí)，CPU工作在最大模式下。RD（Read）：讀信號，三態(tài)，輸出，低電平有效。TEST：測試信號，輸入，低電平有效。READY（Ready）：準(zhǔn)備就緒信號，輸入，高電平有效。RESET（Reset）：復(fù)位信號，輸入，高電平有效。CLK（Clock）：主時(shí)鐘信號，輸入。GND、VCC：8086只需單一的+5V電源，由VCC端輸入，引腳1和20為兩條GND線，要求均要接地。2/4/2025302.3.2最小模式引腳功能引腳含義功能說明寫信號，三態(tài)輸出，低電平有效當(dāng)?shù)碗娖接行r(shí)，表示CPU正在進(jìn)行寫存儲(chǔ)器或I/O端口的操作。存儲(chǔ)器或I/O端口的訪問信號，三態(tài)輸出=1時(shí)，表示CPU當(dāng)前正在訪問存儲(chǔ)器；=0時(shí)，表示CPU當(dāng)前正在訪問I/O端口中斷響應(yīng)信號，輸出，低電平有效表示CPU響應(yīng)了外部發(fā)來的信號，在中斷響應(yīng)總線周期，可用來做讀選通信號ALE地址鎖存允許信號，輸出，高電平有效在最小模式系統(tǒng)中用來做地址鎖存器8288/8283的片選信號數(shù)據(jù)發(fā)送/接收控制信號，三態(tài)輸出在最小模式下用來控制總線收發(fā)器8286/8287的數(shù)據(jù)傳送方向。當(dāng)CPU輸出（寫）數(shù)據(jù)到存儲(chǔ)器或I/O端口時(shí)，輸出高電平；當(dāng)CPU輸入（讀）數(shù)據(jù)時(shí)，輸出低電平2/4/2025312.3.2最小模式引腳功能引腳含義功能說明數(shù)據(jù)允許信號，三態(tài)輸出，低電平有效當(dāng)CPU訪問存儲(chǔ)器或I/O端口的總線周期的后一段時(shí)間內(nèi)和中斷響應(yīng)周期中，此信號低電平有效。被用作為總線收發(fā)器8286/8287的選通控制信號。在DMA方式時(shí)，為懸空狀態(tài)HOLD

總線請求信號，輸入，高電平有效

在最小模式系統(tǒng)中，當(dāng)其他部件要求占用總線時(shí)，可通過對此引腳施加一個(gè)高電平總線請求信號，向CPU請求使用總線

HLDA

總線請求響應(yīng)信號，輸出，高電平有效

CPU一旦測試到有HOLD請求時(shí)，就在當(dāng)前總線周期結(jié)束時(shí)，使HLDA有效，表示響應(yīng)這一總線請求，并立即讓出總線使用權(quán)，CPU中指令執(zhí)行部件（EU）可繼續(xù)工作到下次要求使用總線為止，一直到HOLD無效，CPU才將HLDA置為無效，并收回對總線的使用權(quán)，繼續(xù)操作

2/4/2025322.3.3最小模式系統(tǒng)組成2/4/202533時(shí)鐘發(fā)生器8284A8284A是Intel公司專為8086設(shè)計(jì)的時(shí)鐘信號發(fā)生器，除提供恒定的時(shí)鐘信號外，還對外界輸入的就緒信號RDY和復(fù)位信號進(jìn)行同步。8284A的工作原理為：當(dāng)外界就緒信號RDY輸入8284A時(shí)，經(jīng)時(shí)鐘下降沿同步后，輸出READY信號作為8086的就緒信號READY；當(dāng)外界的復(fù)位信號輸入8284A時(shí)，經(jīng)整形并由時(shí)鐘下降沿同步后，輸出RESET信號作為8086的復(fù)位信號RESET，其寬度不得小于4個(gè)時(shí)鐘周期。外界的RDY和可以在任何時(shí)候發(fā)出，但送至CPU的信號都是經(jīng)時(shí)鐘同步后的信號。8284A引腳圖2/4/202534地址鎖存器8086系統(tǒng)中使用8282（或8283）作為地址鎖存器，它是帶三態(tài)緩沖器的8位通用數(shù)據(jù)鎖存器，可用于數(shù)據(jù)的鎖存、緩沖或信號的多路輸出。引腳功能DI7~DI0數(shù)據(jù)輸入DO7~DO0數(shù)據(jù)輸出允許輸出，為低電平時(shí)，允許鎖存數(shù)據(jù)從DO7~DO0輸出；為高電平時(shí)，輸出端DO7~DO0呈高阻態(tài)STB選通輸入，當(dāng)其上信號由高變低時(shí)，將DI7~DI0上數(shù)據(jù)鎖存起來VCC、GND電源，接地8282引腳圖2/4/202535數(shù)據(jù)收發(fā)器8286是為數(shù)據(jù)總線接口設(shè)計(jì)的三態(tài)輸出8位雙向數(shù)據(jù)緩沖器。引腳功能A7~A0數(shù)據(jù)輸入/輸出B7~B0數(shù)據(jù)輸入/輸出允許輸出，為低電平時(shí)，允許數(shù)據(jù)輸出；為高電平時(shí)，禁止數(shù)據(jù)通過緩沖器，輸出呈高阻狀態(tài)T方向控制，T為高電平時(shí)，A7~A0為輸入端，B7~B0為輸出端，數(shù)據(jù)被正向傳送；T為低電平時(shí)，A7~A0為輸出端，B7~B0為輸入端，數(shù)據(jù)被反向傳送VCC、GND電源，接地2/4/2025362.3.4最小模式下總線時(shí)序基本概念從取指令到指令執(zhí)行完畢所需要的時(shí)間稱為指令周期（InstructionCycle）。指令周期是由一個(gè)個(gè)基本總線周期構(gòu)成的?？偩€周期是指CPU從存儲(chǔ)器或I/O端口存取一個(gè)字節(jié)（或一個(gè)字）所需要的時(shí)間。8086CPU為了與存儲(chǔ)器及外設(shè)端口交換數(shù)據(jù)，需要執(zhí)行一個(gè)總線周期，這就是總線操作。按照數(shù)據(jù)傳輸方向來分，總線操作可以分為總線讀操作和總線寫操作?？偩€讀操作是指CPU從存儲(chǔ)器或外設(shè)端口讀取數(shù)據(jù)；總線寫操作是指CPU將數(shù)據(jù)寫入存儲(chǔ)器或外設(shè)端口?？偩€完成讀操作和寫操作的工作，需要CPU的總線接口部件執(zhí)行一個(gè)總線周期。8086中，一個(gè)最基本的總線周期由4個(gè)時(shí)鐘周期組成，每個(gè)時(shí)鐘周期稱為T狀態(tài)，用T1、T2、T3和T4表示。時(shí)鐘周期是CPU的基本時(shí)間計(jì)量單位，由計(jì)算機(jī)主頻決定，由于8086的時(shí)鐘頻率為5MHz，故其時(shí)鐘周期為0.2μs。2/4/202537典型的8086總線周期時(shí)序2/4/2025382.3.4最小模式下總線時(shí)序總線讀操作時(shí)序

8086最小模式總線讀操作時(shí)序2/4/2025392.3.4最小模式下總線時(shí)序總線寫操作時(shí)序

8086最小模式總線寫操作時(shí)序2/4/2025402.3.5最大模式引腳功能引腳含義功能說明總線周期狀態(tài)信號，三態(tài)輸出

用來指示當(dāng)前總線周期所進(jìn)行的操作類型。它們經(jīng)由總線控制器8288進(jìn)行譯碼，產(chǎn)生相應(yīng)的訪問存儲(chǔ)器或I/O端口的總線控制信號

總線請求輸入/總線請求允許輸出信號，雙向，低電平有效

為8086和其他處理器使用總線時(shí)提供一種仲裁電路，以代替最小模式下的HOLD/HLDA兩信號的功能。和是專門為多處理器系統(tǒng)而設(shè)計(jì)的。輸入時(shí)表示其他處理器向CPU請求使用總線；輸出時(shí)表示CPU對總線請求的響應(yīng)信號，兩條線可同時(shí)與兩個(gè)處理器相連，內(nèi)部保證它們有較高優(yōu)先級

封鎖信號，三態(tài)輸出，低電平有效

信號有效時(shí)，表明此時(shí)CPU不允許其他系統(tǒng)總線控制器占用總線

QS1、QS0

指令隊(duì)列狀態(tài)，輸出

QS1和QS0兩個(gè)信號組合起來可指示BIU中指令隊(duì)列的狀態(tài)，以提供一種讓其他處理器（如8087）監(jiān)視CPU中指令隊(duì)列狀態(tài)的手段

2/4/202541S2、S1、S0編碼的功能與8288控制信號表2/4/202542

QS1和QS0編碼含義QS1QS0指令隊(duì)列狀態(tài)00無操作01從隊(duì)列中取指令第一字節(jié)10隊(duì)列為空11從隊(duì)列中取指令后續(xù)字節(jié)2/4/2025432.3.6最大模式系統(tǒng)組成2/4/202544總線控制器8288總線控制器8288是8086工作中最大模式下構(gòu)成系統(tǒng)時(shí)必不可少的芯片，它根據(jù)8086在執(zhí)行指令時(shí)提供的總線周期狀態(tài)信號S2、S1和S0建立控制時(shí)序，輸出讀/寫控制命令，可以提供靈活多變的系統(tǒng)配置，以實(shí)現(xiàn)最佳的系統(tǒng)性能。8288有4組信號，2組輸入，2組輸出。8288結(jié)構(gòu)框圖和引腳信號圖2/4/2025452.3.6最大模式系統(tǒng)組成總線控制器8288時(shí)鐘發(fā)生器、總線鎖存器和總線收發(fā)器在最大模式下，這三個(gè)部件的工作與最小模式相同2/4/2025462.3.7最大模式下總線時(shí)序8086通常工作在最大模式。在最大模式下，8086的基本總線周期由4個(gè)T狀態(tài)即T1、T2、T3和T4組成。2/4/2025472.3.7最大模式下總線時(shí)序存儲(chǔ)器讀周期8086最大模式存儲(chǔ)器讀周期時(shí)序2/4/2025482.3.7最大模式下總線時(shí)序存儲(chǔ)器寫周期8086最大模式存儲(chǔ)器寫周期時(shí)序2/4/2025492.4高性能微處理器美國Intel公司成立于1968年，1969年就設(shè)計(jì)了4位的4004芯片，1973年開發(fā)出8位的8080芯片，1978年正式推出16位的8086微處理器芯片，隨后經(jīng)歷了80286、80386、80486到Pentium，Pentium也經(jīng)歷了Pentium、PentiumMMX、PentiumPro以及把MMX技術(shù)和PentiumPro技術(shù)結(jié)合在一起的PentiumⅡ、PentiumⅢ、Pentium4。這些CPU形成一個(gè)系列——80X86系列，它們是向下兼容的，在8086（8088）CPU上開發(fā)的程序，完全可以在Pentium4上運(yùn)行，所以，Intel公司把它們稱為IA（IntelArchitecture）-32結(jié)構(gòu)微處理器。2/4/2025502.4高性能微處理器2.4.180286微處理器2.4.280386微處理器2.4.380486微處理器2.4.4Pentium系列微處理器2/4/2025512.4.180286微處理器1982年1月Intel公司推出的80286是比8086/8088更先進(jìn)的16位微處理器芯片，其內(nèi)部操作和寄存器都是16位的，該芯片集成13.5萬個(gè)晶體管，并能與8086/8088相兼容。2/4/2025522.4.180286微處理器80286的主要特性CPU內(nèi)部的4個(gè)相互獨(dú)立的處理部件執(zhí)行部件EU、總線部件BU、指令部件IU和地址部件AU并行工作，提高了數(shù)據(jù)吞吐量，加快了處理速度。采用68引線4列直插式封裝，不再使用分時(shí)復(fù)用地址/數(shù)據(jù)引腳，具有獨(dú)立的16條數(shù)據(jù)線D15~D0和24條地址線A23~A0。時(shí)鐘頻率已從早期的6MHz、8MHz、12MHz提高到16MHz、20MHz、25MHz，遠(yuǎn)遠(yuǎn)高于8086/8088的4.77MHz、5MHz、8MHz、10MHz。片內(nèi)AU單元的MMU首次實(shí)現(xiàn)虛擬存儲(chǔ)器管理，這是一個(gè)十分重要的技術(shù)。所謂虛擬存儲(chǔ)器管理，就是要解決如何把較小的物理存儲(chǔ)空間分配給具有較大虛擬存儲(chǔ)空間的多用戶/多任務(wù)的問題。在80286中，虛擬存儲(chǔ)空間可達(dá)1GB（220），而物理存儲(chǔ)空間只有16MB（224）。80286存儲(chǔ)器管理機(jī)構(gòu)使用段式管理方式。能有效地運(yùn)行實(shí)時(shí)多任務(wù)操作系統(tǒng)，支持存儲(chǔ)器管理和保護(hù)功能。存儲(chǔ)器管理可以兩種方式實(shí)方式和保護(hù)方式對存儲(chǔ)器進(jìn)行訪問；保護(hù)功能包括對存儲(chǔ)器進(jìn)行合法操作與對任務(wù)實(shí)現(xiàn)特權(quán)級的保護(hù)兩個(gè)方面。2/4/2025532.4.180286微處理器80286的內(nèi)部結(jié)構(gòu)2/4/2025542.4.280386微處理器1985年Intel公司推出了與8086/8088、80286兼容的高性能32位微處理器80386，該芯片內(nèi)部集成有27.5萬個(gè)晶體管，整個(gè)芯片采用132條引腳陶瓷網(wǎng)絡(luò)陣列式（PGA）封裝，具有高可靠性和緊密型。2/4/2025552.4.280386微處理器80386的主要特性提供32位指令，支持8位、16位和32位的數(shù)據(jù)類型，具有8個(gè)通用32位寄存器，ALU和內(nèi)部總線的數(shù)據(jù)通路均為32位，具有片內(nèi)地址轉(zhuǎn)換的高速緩沖存儲(chǔ)器Cache。提供32位外部總線接口，最大數(shù)據(jù)傳輸速率為32Mb/s。由于采用了流水線方式，可同高速DRAM芯片接口，支持動(dòng)態(tài)總線寬度控制，能動(dòng)態(tài)地切換32位/16位數(shù)據(jù)總線。時(shí)鐘頻率為12.5MHz、16MHz、20MHz、25MHz和33MHz等。具有片內(nèi)集成存儲(chǔ)器管理部件MMU，可支持虛擬存儲(chǔ)和特權(quán)保護(hù)，保護(hù)機(jī)構(gòu)采用4級特權(quán)層，可選擇片內(nèi)分頁單元。片內(nèi)具有多任務(wù)機(jī)構(gòu)，能快速完成任務(wù)的切換。具有實(shí)地址方式、保護(hù)方式和虛擬8086三種工作方式。實(shí)地址方式和虛擬808方式與8086相同，保護(hù)方式可支持虛擬存儲(chǔ)、保護(hù)和多任務(wù)。可直接尋址4GB（232）的物理存儲(chǔ)空間，虛擬存儲(chǔ)空間達(dá)64TB。存儲(chǔ)器采用分段結(jié)構(gòu)，一個(gè)段最大可為4GB。通過配用80287、80387數(shù)值協(xié)處理器可支持高速數(shù)值處理。

2/4/2025562.4.280386微處理器80386的內(nèi)部結(jié)構(gòu)2/4/2025572.4.280386微處理器80386的寄存器結(jié)構(gòu)2/4/202558標(biāo)志寄存器EFLAGS在標(biāo)志寄存器中CF、PF、AF、ZF、SF、TF、IF、DF、OF這9個(gè)標(biāo)志的含義、作用和8086中的標(biāo)志一樣。另外增加了4個(gè)標(biāo)志，其含義分別為：IOPL（I/OPrivilegeLevel，位13、12）：輸入/輸出特權(quán)級別標(biāo)志，它用來限制I/O指令的使用特權(quán)級（0～3）。NT（NestedTask，位14）：任務(wù)嵌套標(biāo)志，指出當(dāng)前執(zhí)行的任務(wù)是否嵌套于另一任務(wù)中。RF（ResumeFlag，位16）：重新啟動(dòng)標(biāo)志，它用于調(diào)試失敗后，強(qiáng)迫程序恢復(fù)執(zhí)行，RF自動(dòng)清零。VM（Virtual8086Modal,位17）：虛擬8086方式標(biāo)志，當(dāng)VM為1時(shí)，使80386工作于虛擬8086方式。在保護(hù)方式下，可以通過指令使VM置1，進(jìn)入虛擬8086方式。上述標(biāo)志中，CF、PF、AF、ZF、SF、OF、NT為狀態(tài)標(biāo)志，DF、IF、TF、IOPL為控制標(biāo)志，VM、RF為系統(tǒng)方式標(biāo)志。2/4/202559控制寄存器CR80386內(nèi)部有4個(gè)32位的控制寄存器CR0、CR1、CR2、CR3，用來保存機(jī)器的各種全局性狀態(tài)。這些狀態(tài)影響系統(tǒng)所有任務(wù)的運(yùn)行，它們主要是供操作系統(tǒng)使用的，因此操作系統(tǒng)設(shè)計(jì)人員需要熟悉這些寄存器。2/4/202560控制寄存器CRCR0的低16位稱為機(jī)器狀態(tài)字MSW，CR0各位的含義如下：PE（ProtectionEnable）：保護(hù)方式允許位。PE為1時(shí)，啟動(dòng)系統(tǒng)進(jìn)入保護(hù)方式；PE為0時(shí)，則為實(shí)地址方式。我們可以通過指令來設(shè)置PE。MP（MonitorCoprocessor）：協(xié)處理器監(jiān)控位。當(dāng)協(xié)處理器工作時(shí)，MP=1，否則，MP=0。EM（EmulateCoprocessor）：模擬協(xié)處理器控制位。如EM為1，則會(huì)使所有協(xié)處理器指令都產(chǎn)生一個(gè)“協(xié)處理器無效”信號，表示要用軟件來模擬協(xié)處理器工作；只有當(dāng)EM為0時(shí)，才會(huì)使協(xié)處理器指令在實(shí)際的協(xié)處理器80287或80387上執(zhí)行。TS（TaskSwitched）：任務(wù)轉(zhuǎn)換位。80386是一多任務(wù)系統(tǒng)，在任務(wù)切換時(shí)，系統(tǒng)硬件總是使TS置1，此時(shí)不允許協(xié)處理器工作，當(dāng)任務(wù)切換完成后，TS=0。ET（ProcessorExtensionType）：處理器擴(kuò)展類型控制位。如協(xié)處理器為80387，則將ET設(shè)置為1，此時(shí)使用32位數(shù)據(jù)類型；如協(xié)處理器為80287，則將ET設(shè)置為0，此時(shí)，使用16位數(shù)據(jù)類型。通過此位，系統(tǒng)設(shè)計(jì)人員可選用80387或80287，并使其處于正確的工作狀態(tài)。PG（PagingEnable）：頁式管理允許位。PG為1時(shí)，啟動(dòng)80386片內(nèi)分頁部件工作，PG為0則禁止分頁部件工作?？刂萍拇嫫鰿R0的結(jié)構(gòu)2/4/2025612.4.380486微處理器80486是Intel公司于1989年4月推出的，它采用lμmCHMOS工藝，芯片內(nèi)集成了120萬個(gè)晶體管，時(shí)鐘頻率為25~50MHz。寄存器仍為32位，數(shù)據(jù)總線和地址總線也皆為32位。80486是功能上的另一次飛躍，它把80386微處理器、X87FPU和片上的Cache集成在一起，從功能上形成了IA-32微處理器結(jié)構(gòu)。2/4/2025622.4.380486微處理器80486的主要特性在CISC（復(fù)雜指令集計(jì)算機(jī)）技術(shù)的基礎(chǔ)上，首次采用了RISC（精簡指令集計(jì)算機(jī)）技術(shù)，有效地減少了指令的時(shí)鐘周期個(gè)數(shù)。芯片上集成部件多。包括了8KB的指令和數(shù)據(jù)高速緩存、浮點(diǎn)運(yùn)算部件、分頁虛擬存儲(chǔ)管理和80387數(shù)值協(xié)處理器等多個(gè)部件，并且集Cache與CPU為一體，提高了微處理器的處理速度。高性能的設(shè)計(jì)。在以主頻33MHz工作時(shí)，8KB的指令和數(shù)據(jù)兼用的高速緩沖存儲(chǔ)器與106Mb/s的猝發(fā)總線傳輸率相結(jié)合，確保高速的系統(tǒng)處理能力。由于80486采用了猝發(fā)式總線與內(nèi)存進(jìn)行高速數(shù)據(jù)交換，從而大大加快了微處理器與內(nèi)存交換數(shù)據(jù)的速度。完全的32位體系結(jié)構(gòu)。地址和數(shù)據(jù)總線均為32位，寄存器也是32位。增加了多處理器指令，增強(qiáng)了多重處理系統(tǒng)，片上硬件確保了超高速緩存一致性協(xié)議，并支持多級超高速緩存結(jié)構(gòu)。具有機(jī)內(nèi)自測試功能，可以廣泛地測試片上邏輯電路、超高速緩存和片上分頁轉(zhuǎn)換高速緩存。2/4/2025632.4.380486微處理器80486的內(nèi)部結(jié)構(gòu)2/4/2025642.4.4Pentium系列微處理器Pentium系列微處理器從Pentium、PentiumPro、PentiumMMX到PentiumⅡ、PentiumⅢ、Pentium4、PentiumD、PentiumM、PentiumDual-Core、PentiumExtremeEdition等，Intel公司通過改變CPU的工作頻率、二級緩存的大小、產(chǎn)品制造工藝等來不斷提高微處理器的性能，內(nèi)部結(jié)構(gòu)和功能也在不斷地?cái)U(kuò)充。2/4/2025652.4.4Pentium系列微處理器Pentium系列微處理器的主要特性高集成度，片內(nèi)集成有310萬個(gè)晶體管。時(shí)鐘頻率高，從60MHz或66MHz發(fā)展到500MHz，700MHz和1500MHz。數(shù)據(jù)總線帶寬增加，內(nèi)部總線為32位，外部數(shù)據(jù)總線寬度為64位。片內(nèi)采用分立的指令Cache和數(shù)據(jù)Cache結(jié)構(gòu)，可無沖突地同時(shí)完成指令預(yù)取和數(shù)據(jù)讀/寫。采用RISC型超標(biāo)量結(jié)構(gòu)。超標(biāo)量是指微處理器內(nèi)具有多條指令執(zhí)行流水線，以增加每個(gè)時(shí)鐘周期內(nèi)可以執(zhí)行的指令數(shù)，從而使微處理器的運(yùn)行速度成倍提高。高性能的浮點(diǎn)運(yùn)算器。Pentium采用全新設(shè)計(jì)的增強(qiáng)型浮點(diǎn)運(yùn)算器（FPU），即FPU采用了超級流水線技術(shù)，使得它的浮點(diǎn)運(yùn)算速度比80486DX要快3~5倍。雙重分離式高速緩存。將指令高速緩存與數(shù)據(jù)高速緩存分離，各自擁有獨(dú)立的8KB高速緩存。而且數(shù)據(jù)高速緩存采用回寫方式，以適應(yīng)共享主存儲(chǔ)器多機(jī)系統(tǒng)的需要，抑制存取總線次數(shù)，使其能全速執(zhí)行，減少等待及傳送數(shù)據(jù)時(shí)間。增強(qiáng)了錯(cuò)誤檢測與報(bào)告功能。內(nèi)部增強(qiáng)了錯(cuò)誤檢測與報(bào)告功能，特別引進(jìn)了片功能冗余檢測（FRC），并采用了一種能降低出錯(cuò)的六晶體管存儲(chǔ)單元。64位數(shù)據(jù)總線。Pentium為了大幅度提高數(shù)據(jù)傳輸速度而使用64位的數(shù)據(jù)總線。分支指令預(yù)測。處理器內(nèi)部采用了分支預(yù)測技術(shù)，大大提高了流水線執(zhí)行效率。常用指令固化及微代碼改進(jìn)。把一些常用的指令（如MOV、INC、DEC、PUSH等）改用硬件實(shí)現(xiàn)，不再使用微代碼操作，使指令執(zhí)行速度進(jìn)一步提高。系統(tǒng)管理方式。具有實(shí)地址方式、保護(hù)方式、虛擬8086方式及具有特色的SMM（系統(tǒng)管理方式）。與其他高性能微處理器一樣，復(fù)位時(shí)自動(dòng)進(jìn)入實(shí)地址方式，可以通過機(jī)器內(nèi)部的裝有系統(tǒng)級程序代碼的ROM來控制，并可以從一種方式切換到另一種方式。軟件向下兼容80386/80486，可以在MS-DOS，Windows95，WindowsNT，WindowsXP，WindowsVista，OS/2，UNIX和Solaris等操作系統(tǒng)下運(yùn)行。2/4/2025662.4.4Pentium系列微處理器Pentium系列微處理器的內(nèi)部結(jié)構(gòu)Pentium微處理器的主要部件包括總線接口部件、指令高速緩存器、數(shù)據(jù)高速緩存器、指令預(yù)取部件（指令預(yù)取緩沖器）與轉(zhuǎn)移目標(biāo)緩沖器、寄存器組、指令譯碼部件、具有兩條流水線的整數(shù)處理部件（U流水線和V流水線）、擁有加乘除運(yùn)算且具有多用途電路的流水浮點(diǎn)處理部件FPU等。2/4/202567Pentium處理器內(nèi)部結(jié)構(gòu)2/4/2025682.4.4Pentium系列微處理器PentiumPro微處理器PentiumPro又稱為高能奔騰，是Intel公司繼Pentium之后于1995年末推出的又一種新型高性能奔騰微處理器。它比Pentium增加了8條指令，對X86處理器向下兼容，采用387個(gè)引腳的PGA封裝。PentiumPro的主要特點(diǎn)如下。微處理器集成了550萬片晶體管，高速緩存器集成了1550萬片晶體管。三路發(fā)布超級標(biāo)量微結(jié)構(gòu)，14級超流水線，使一個(gè)時(shí)鐘周期內(nèi)可同時(shí)執(zhí)行3條指令。具有5個(gè)并行處理單元：2個(gè)整數(shù)運(yùn)算部件，1個(gè)裝入部件，1個(gè)存儲(chǔ)部件，1個(gè)浮點(diǎn)運(yùn)算部件。8KB兩路組相關(guān)指令高速緩存，8KB四路組相關(guān)數(shù)據(jù)高速緩存。專用全速總線上的256KBSRAM二級高速緩存與微處理器緊密相連。事務(wù)處理I/O總線和非封鎖高速緩存分級結(jié)構(gòu)。錯(cuò)序執(zhí)行，動(dòng)態(tài)分支預(yù)測和推理執(zhí)行。工作電壓2.9V，0.6μm結(jié)構(gòu)，4層金屬BiVMOS工藝，微處理器其硅片306mm2。主要用于具有32位操作系統(tǒng)的服務(wù)器中。采用了RISC技術(shù)，超標(biāo)量與超流水線相結(jié)合的核心機(jī)構(gòu)，實(shí)現(xiàn)了動(dòng)態(tài)執(zhí)行技術(shù)。2/4/2025692.4.4Pentium系列微處理器MMX和PentiumMMX微處理器MMX是Multi-Media-eXtended（多媒體擴(kuò)展技術(shù)）的簡稱，在微處理器內(nèi)部除常用指令系統(tǒng)的指令外，增加了支持多媒體的指令集，使微處理器性能大大增強(qiáng)。Intel公司于1997年初推出PentiumMMX，稱為多能奔騰處理器，是一種充分改善多信息應(yīng)用程序性能的微處理器。具有MMX技術(shù)的用于臺(tái)式系統(tǒng)的多能奔騰處理器的主頻主要有166MHz、200MHz和233MHz。多能奔騰微處理器可以全面提高計(jì)算機(jī)的綜合性能，主要包括整數(shù)運(yùn)算、浮點(diǎn)運(yùn)算及多媒體應(yīng)用3個(gè)方面。與相同速度的奔騰處理器相比，使用MMX技術(shù)的多能奔騰處理器性能可提高60%以上?；贛MX技術(shù)的新微處理器芯片增加了57條多媒體指令，加快了運(yùn)行多媒體和視頻應(yīng)用程序的速度，而且把芯片的高速緩存器加大一倍，并給予更強(qiáng)的分