以太網(wǎng)MAC與PHY常見接口

以太網(wǎng)MAC與PHY常見接口介紹數(shù)據(jù)小組培訓(xùn)系列傳輸系統(tǒng)部段呈昕0748292009-05-15目錄10M/100M以太網(wǎng)MAC與PHY常見接口千兆以太網(wǎng)MAC與PHY常見接口萬兆以太網(wǎng)MAC與PHY常見接口MII接口：MediaIndependentInterface（介質(zhì)無關(guān)接口）IEEE802.3標(biāo)準(zhǔn)定義的以太網(wǎng)內(nèi)部可選接口標(biāo)準(zhǔn)之一10Mb/s和100Mb/s速率以太網(wǎng)MAC子層與PHY子層之間最常見的一種可選接口芯片級(jí)，板極以及物理設(shè)備之間的互連接口支持全雙工工作模式。RMII接口（ReducedMII）/SMII接口（SerialMII）MII接口基礎(chǔ)上的衍生接口類型在OSI模型中所處的位置與MII接口類似10M/100M以太網(wǎng)MAC與PHY器件之間的常用接口MII接口在OSI模型中的位置MII接口信號(hào)定義MII接口信號(hào)RMII接口信號(hào)SMII接口信號(hào)MII接口信號(hào)定義管腳名稱電平類型IO方向管腳說明TX_CLKTTL，兼容5V，3.3V電平

O發(fā)送時(shí)鐘，是由協(xié)調(diào)子層（ReconciliationSublayer）提供給MAC子層的一個(gè)連續(xù)時(shí)鐘信號(hào)，用作TXD[3..0]，TX_EN，TX_ER信號(hào)的時(shí)鐘參考，該時(shí)鐘信號(hào)源于PHY器件。對(duì)于10Mb/s網(wǎng)絡(luò)，TX_CLK=2.5MHz±25ppm；對(duì)于100Mb/s網(wǎng)絡(luò)，TX_CLK=25MHz±25ppm；占空比：35%~65%TXD[3..0]O發(fā)送數(shù)據(jù)，用于MAC發(fā)送數(shù)據(jù)的半位元組給PHYTX_ENO發(fā)送使能，該位有效時(shí)用于表示當(dāng)前發(fā)送數(shù)據(jù)有效，對(duì)以太網(wǎng)報(bào)文定界TX_ERO發(fā)送編碼錯(cuò)誤，該位在TX_EN有效時(shí)使能表示PHY收到的數(shù)據(jù)流中有編碼錯(cuò)誤RX_CLKI接收時(shí)鐘，是由PHY提供給協(xié)調(diào)子層（ReconciliationSublayer）的一個(gè)連續(xù)時(shí)鐘信號(hào)，用作RXD[3..0]，RX_DV，RX_ER信號(hào)的時(shí)鐘參考。PHY器件可以從接收的數(shù)據(jù)中恢復(fù)RX_CLK時(shí)鐘，或從其他時(shí)鐘得到。對(duì)于10Mb/s網(wǎng)絡(luò)，RX_CLK=2.5MHz；對(duì)于100Mb/s網(wǎng)絡(luò)，RX_CLK=25MHz；占空比：35%~65%RXD[3..0]I接收數(shù)據(jù)，用于MAC接收PHY發(fā)來的數(shù)據(jù)半位元組RX_DVI接收數(shù)據(jù)有效，該位有效時(shí)表示當(dāng)前MAC接收的數(shù)據(jù)有效RX_ERI接收錯(cuò)誤，該位有效時(shí)表示MAC從PHY接收到的數(shù)據(jù)流中檢測(cè)到一個(gè)錯(cuò)誤管理接口數(shù)據(jù)OMDIO管理接口時(shí)鐘，管理接口主要用于MAC對(duì)PHY器件的管理及對(duì)PHY器件內(nèi)部寄存器的訪問，該接口為時(shí)鐘和數(shù)據(jù)的兩線接口，收發(fā)時(shí)序類似IIC總線時(shí)序I/OMDC沖突檢測(cè)，由PHY給出，表明在介質(zhì)上檢測(cè)到?jīng)_突，沖突期間該信號(hào)持續(xù)有效ICOL載波偵聽，在發(fā)送或接收介質(zhì)處于非空閑狀態(tài)時(shí)由PHY使能；在發(fā)送或接收介質(zhì)均處于空閑狀態(tài)時(shí)由PHY取消ICRS管腳說明IO方向電平類型管腳名稱MII接口信號(hào)定義MII接口時(shí)序說明MII接口的數(shù)據(jù)通道寬度：4bits數(shù)據(jù)的收發(fā)是以半位元組為單位：即一個(gè)字節(jié)的數(shù)據(jù)被拆分成兩次發(fā)送，先發(fā)送低4位，再發(fā)送高4位。MII接口發(fā)送時(shí)序說明TX_EN與TX_ER編碼定義沒有沖突時(shí)的正常發(fā)送時(shí)序MII接口發(fā)送時(shí)序說明幀出錯(cuò)的發(fā)送時(shí)序MII接口發(fā)送時(shí)序說明MII接口接收時(shí)序說明RX_DV與RX_ER編碼定義MII接口接收時(shí)序說明正常接收時(shí)序MII接口接收時(shí)序說明有接收錯(cuò)誤的接收時(shí)序FalseCarrierMII接口接收時(shí)序說明RMII接口信號(hào)定義管理接口數(shù)據(jù)OMDIO管理接口時(shí)鐘，管理接口主要用于MAC對(duì)PHY器件的管理及對(duì)PHY器件內(nèi)部寄存器的訪問，該接口為時(shí)鐘和數(shù)據(jù)的兩線接口，收發(fā)時(shí)序類似IIC總線時(shí)序I/OMDC接收錯(cuò)誤，該位有效時(shí)表示MAC從PHY接收到的數(shù)據(jù)流中檢測(cè)到一個(gè)錯(cuò)誤IRX_ER載波偵聽/接收數(shù)據(jù)有效ICRS_DV接收數(shù)據(jù)，用于MAC接收PHY發(fā)來的數(shù)據(jù)IRX發(fā)送使能，該位有效時(shí)用于表示當(dāng)前發(fā)送數(shù)據(jù)有效OTX_EN發(fā)送數(shù)據(jù)，用于MAC發(fā)送數(shù)據(jù)給PHYOTX[1..0]同步時(shí)鐘，RMII接口的時(shí)鐘是MAC或外部器件產(chǎn)生的所有的接收、發(fā)送和控制信號(hào)的參考時(shí)鐘。REF_CLK=50MHz±50ppm；占空比：35%~65%I/OTTL，兼容5V，3.3V電平REF_CLK管腳說明IO方向電平類型管腳名稱RMII接口時(shí)序說明RMII接口只支持芯片間互連數(shù)據(jù)通道寬度：2bit數(shù)據(jù)的收發(fā)是以2Bits為單位：一個(gè)字節(jié)的數(shù)據(jù)被拆分成4次發(fā)送，從低2位到高2位依次發(fā)送RMII接口發(fā)送數(shù)據(jù)與MII接口類似，TX_EN信號(hào)有效標(biāo)示當(dāng)前發(fā)送數(shù)據(jù)有效，MAC會(huì)在發(fā)送有效數(shù)據(jù)第一個(gè)半位元的低2位同時(shí)有效TX_EN信號(hào)并保持該信號(hào)有效狀態(tài)直到發(fā)送結(jié)束。RMII接口發(fā)送時(shí)序說明RMII接口接收數(shù)據(jù)正常時(shí)序RMII接口接收數(shù)據(jù)時(shí)，CRS_DV信號(hào)有效后，RX[1..0]在正常發(fā)送數(shù)據(jù)前，會(huì)一直保持“00”狀態(tài)。RMII接口接收時(shí)序說明RMII接口接收數(shù)據(jù)檢測(cè)到載波錯(cuò)誤的時(shí)序如果檢測(cè)到載波錯(cuò)誤，RX[1..0]會(huì)一直發(fā)送“10”直到本次接收結(jié)束。RMII接口接收時(shí)序說明REF_CLK參見SMII電氣指標(biāo)I/O同步參考時(shí)鐘，SMII接口的時(shí)鐘是MAC或外部器件提供所有的接收、發(fā)送和控制信號(hào)的參考時(shí)鐘。該時(shí)鐘信號(hào)由外部時(shí)鐘產(chǎn)生。REF_CLK=125MHzTXO發(fā)送數(shù)據(jù)/控制RXI接收數(shù)據(jù)/控制SYNCO同步信號(hào)MDCI/O管理接口時(shí)鐘，管理接口主要用于MAC對(duì)PHY器件的管理及對(duì)PHY器件內(nèi)部寄存器的訪問，該接口為時(shí)鐘和數(shù)據(jù)的兩線接口，收發(fā)時(shí)序類似IIC總線時(shí)序MDIOO管理接口數(shù)據(jù)SMII接口信號(hào)定義SMII：SerialMediaIndependentInterface由Cisco提出的一種由MII接口簡(jiǎn)化而來的接口MII接口的收發(fā)數(shù)據(jù)和控制信號(hào)簡(jiǎn)化為串行信號(hào)參考時(shí)鐘頻率提高到125MHz支持半雙工和全雙工模式允許MAC與MAC之間直接互連可選擇支持源同步總線模式，但是僅支持芯片間互連。10M速率以太網(wǎng)SMII接口時(shí)鐘頻率不變，只是數(shù)據(jù)采樣的頻率降為時(shí)鐘頻率的1/10SMII接口時(shí)序說明數(shù)據(jù)收發(fā)由SYNC信號(hào)有效指示，前兩位為控制信號(hào)，之后才是由低到高順序發(fā)送的八位數(shù)據(jù)字SMII接口時(shí)序說明MII/RMII/SMII接口電氣特性MII接口MII接口的電氣特性支持TTL電平，兼容5.0V和3.3V電平RMII接口：RMII接口的電氣特性與MII接口兼容，支持TTL電平兼容5.0V和3.3VRMII接口規(guī)范要求輸出可以驅(qū)動(dòng)的最大負(fù)載電容為25pF或更高，至少保證PCB走線長(zhǎng)度最多可以到12英寸左右

SMII接口：SMII接口兼容5.0V和3.3VTTL電平

目錄10M/100M以太網(wǎng)MAC與PHY常見接口千兆以太網(wǎng)MAC與PHY常見接口萬兆以太網(wǎng)MAC與PHY常見接口GMII接口：GigabitMediaIndependentInterface由IEEE802.3定義的以太網(wǎng)接口標(biāo)準(zhǔn)之一GMII接口是1000Mb/s速率的以太網(wǎng)器件中MAC和PHY器件最常見的一種可選接口由MII接口發(fā)展而來，其大部分信號(hào)和管理接口功能與MII接口類似RGMII(ReducedGMII)/SGMII(SerialGMII)接口在GMII接口上衍生出來的MAC與PHY之間的互連接口，在OSI模型中的位置與GMII接口相似TBI接口：1000BASE-X定義的PCS子層與PMA子層互連的一種內(nèi)部接口一般僅用于芯片間互連，發(fā)送的數(shù)據(jù)寬度為10bits通常用于收發(fā)8B/10B編碼后的10B碼群器件中通常將GMII接口與TBI接口復(fù)用RTBI接口在TBI接口上衍生出來的互連接口千兆以太網(wǎng)MAC與PHY器件之間的常用接口GMII接口在OSI模型中的位置GMII/TBI接口信號(hào)定義GMII接口信號(hào)TBI接口信號(hào)GMII接口：接收錯(cuò)誤，該位有效時(shí)表示MAC從PHY接收到的數(shù)據(jù)流中檢測(cè)到一個(gè)錯(cuò)誤TBI接口：發(fā)送數(shù)據(jù)的高位，用于MAC發(fā)送數(shù)據(jù)給PHYIRX_ER/RXD[9]GMII接口：接收數(shù)據(jù)有效，該位有效時(shí)表示當(dāng)前MAC接收的數(shù)據(jù)有效TBI接口：發(fā)送數(shù)據(jù)的高位，用于MAC發(fā)送數(shù)據(jù)給PHYIRX_DV/RXD[8]接收數(shù)據(jù)，用于MAC接收PHY發(fā)來的數(shù)據(jù)IRXD[7..0]接收時(shí)鐘，是由PHY提供給協(xié)調(diào)子層（ReconciliationSublayer）的一個(gè)連續(xù)時(shí)鐘信號(hào)，用作RXD[3..0]，RX_DV，RX_ER信號(hào)的時(shí)鐘參考。PHY器件可以從接收的數(shù)據(jù)中恢復(fù)RX_CLK時(shí)鐘，或從其他時(shí)鐘得到。RX_CLK=125MHz±100ppm；IRX_CLKGMII接口：發(fā)送編碼錯(cuò)誤，該位在TX_EN有效時(shí)使能表示PHY收到的數(shù)據(jù)流中有編碼錯(cuò)誤TBI接口：發(fā)送數(shù)據(jù)的高位，用于MAC發(fā)送數(shù)據(jù)給PHYOTX_ER/TXD[9]GMII接口：發(fā)送使能，該位有效時(shí)用于表示當(dāng)前發(fā)送數(shù)據(jù)有效TBI接口：發(fā)送數(shù)據(jù)的高位，用于MAC發(fā)送數(shù)據(jù)給PHYOTX_EN/TXD[8]發(fā)送數(shù)據(jù)，用于MAC發(fā)送數(shù)據(jù)給PHYOTXD[7..0]發(fā)送時(shí)鐘，是由協(xié)調(diào)子層（ReconciliationSublayer）提供給PHY的一個(gè)連續(xù)時(shí)鐘信號(hào)，用作TXD[3..0]，TX_EN，TX_ER信號(hào)的時(shí)鐘參考，該時(shí)鐘信號(hào)源于協(xié)調(diào)子層。GTX_CLK=125MHz±100ppm；OGTX_CLK管腳說明IO方向電平類型管腳名稱GMII/TBI接口信號(hào)定義CRSI載波偵聽，在發(fā)送或接收介質(zhì)處于非空閑狀態(tài)時(shí)由PHY使能；在發(fā)送或接收介質(zhì)均處于空閑狀態(tài)時(shí)由PHY取消COLI沖突檢測(cè)，由PHY給出，表明在介質(zhì)上檢測(cè)到?jīng)_突，沖突期間該信號(hào)持續(xù)有效MDCI/O管理接口時(shí)鐘，與MII的管理接口相同MDIOO管理接口數(shù)據(jù)，與MII的管理接口相同管腳說明IO方向電平類型管腳名稱GMII/TBI接口信號(hào)定義GMII接口正常發(fā)送數(shù)據(jù)時(shí)序TX_EN信號(hào)有效標(biāo)示當(dāng)前發(fā)送數(shù)據(jù)有效：協(xié)調(diào)子層（ReconciliationSublayer）會(huì)在發(fā)送數(shù)據(jù)的第一個(gè)字節(jié)的同時(shí)有效TX_EN信號(hào)并保持該信號(hào)有效狀態(tài)直到最后一個(gè)字節(jié)發(fā)送結(jié)束GMII接口時(shí)序說明GMII接口上發(fā)送的數(shù)據(jù)的具體類型：由TX_EN與TX_ER信號(hào)不同組合表示只有在TX_EN有效且TX_ER沒有置位的情況下，數(shù)據(jù)正常GMII接口時(shí)序說明GMII接口接收數(shù)據(jù)時(shí)圖：RX_DV信號(hào)有效標(biāo)示當(dāng)前發(fā)送數(shù)據(jù)有效PHY會(huì)在幀起始位之前有效RX_DV信號(hào)并保持該信號(hào)有效狀態(tài)直到最后一個(gè)字節(jié)發(fā)送結(jié)束GMII接口時(shí)序說明GMII接口上接收數(shù)據(jù)的具體類型：RX_DV與RX_ER信號(hào)不同組合表示GMII接口時(shí)序說明RGMII/RTBI接口簡(jiǎn)化了GMII接口的收發(fā)數(shù)據(jù)寬度和控制信號(hào)參考時(shí)鐘的上升沿和下降沿均進(jìn)行數(shù)據(jù)的采樣RGMII/RTBI接口只支持芯片間互連事實(shí)上的標(biāo)準(zhǔn)應(yīng)用通過芯片上特定的配置管腳的狀態(tài)來選擇接口模式RGMII/RTBI接口信號(hào)定義RTBI接口信號(hào)RGMII接口信號(hào)RGMII/RTBI接口信號(hào)定義管理接口數(shù)據(jù)，與MII的管理接口相同O1.5VHSTLMDIO管理接口時(shí)鐘，與MII的管理接口相同I/O1.5VHSTLMDCRGMII接口：接收控制RTBI接口：接收數(shù)據(jù)的高位，在RXD上升沿接收數(shù)據(jù)bits[4]，在RXD下降沿接收數(shù)據(jù)位bits[9]I1.5VHSTLRX_CTL/RXD[4]RGMII接口：接收數(shù)據(jù)，在RXC上升沿接收數(shù)據(jù)低四位bits[3：0]，在RXC下降沿接收數(shù)據(jù)高四位bits[7：4]RTBI接口：接收數(shù)據(jù)，在RXD上升沿接收數(shù)據(jù)低四位bits[3：0]，在RXD下降沿接收數(shù)據(jù)高四位bits[8：5]I1.5VHSTLRXD[3..0]接收參考時(shí)鐘，可以從接收的數(shù)據(jù)中恢復(fù)。時(shí)鐘速率參考TXC說明。I1.5VHSTLRXCRGMII接口：發(fā)送控制RTBI接口：發(fā)送數(shù)據(jù)的高位，在TXC上升沿發(fā)送數(shù)據(jù)bits[4]，在TXC下降沿發(fā)送數(shù)據(jù)位bits[9]O1.5VHSTLTX_CTL/TXD[4]RGMII接口：發(fā)送數(shù)據(jù)，在TXC上升沿發(fā)送數(shù)據(jù)低四位bits[3：0]，在TXC下降沿發(fā)送數(shù)據(jù)高四位bits[7：4]RTBI接口：發(fā)送數(shù)據(jù)，在TXC上升沿發(fā)送數(shù)據(jù)低四位bits[3：0]，在TXC下降沿發(fā)送數(shù)據(jù)高四位bits[8：5]O1.5VHSTLTXD[3..0]發(fā)送參考時(shí)鐘。對(duì)于1000Mb/s網(wǎng)絡(luò)，TXC=125MHz±50ppm；對(duì)于100Mb/s網(wǎng)絡(luò)，TXC=25MHz±50ppm；對(duì)于10Mb/s網(wǎng)絡(luò)，TXC=2.5MHz±50ppm；I/O1.5VHSTLTXC管腳說明IO方向電平類型管腳名稱RGMII接口收發(fā)數(shù)據(jù)時(shí)序示意RGMII/RTBI接口時(shí)序控制線TX_CTL/RX_CTL表示TX_EN和TX_ER(RX_DV和RX_ER)控制線上TXERR/RXERR編碼與發(fā)送原則：TX_EN/RX_DV在時(shí)鐘上升沿有效TXERR/RXERR在時(shí)鐘下降沿有效TXERR/RXERR與TX_EN和TX_ER(RX_DV和RX_ER)關(guān)系如下：TXERR<=GMII_TX_ER(XOR)GMII_TX_ENRXERR<=GMII_RX_ER(XOR)GMII_RX_DVRGMII/RTBI接口時(shí)序RGMII接口TX_CTL編碼表示的TXD[3..0]的數(shù)據(jù)類型RGMII接口RX_CTL編碼表示的RXD[3..0]的數(shù)據(jù)類型RGMII/RTBI接口時(shí)序接收沒有錯(cuò)誤的有效幀:接收時(shí)鐘上升沿控制信號(hào)為RXDV狀態(tài)有效（邏輯1）接收時(shí)鐘下降沿控制信號(hào)為RXERR狀態(tài)無效（邏輯1）沒有收到有效報(bào)文時(shí)，在接收時(shí)鐘上升沿控制信號(hào)為RXDV狀態(tài)無效（邏輯0）在接收時(shí)鐘下降沿控制信號(hào)為RXERR狀態(tài)無效（邏輯0）RGMII/RTBI接口時(shí)序RGMII/RTBI接口時(shí)序接收有錯(cuò)誤的有效幀:接收時(shí)鐘上升沿控制信號(hào)為RXDV狀態(tài)有效（邏輯1）接收時(shí)鐘下降沿控制信號(hào)為RXERR狀態(tài)有效（邏輯0）RGMII接口處在空閑狀態(tài)，PHY可以通過RXD[3:0]數(shù)據(jù)線向MAC傳遞一些帶內(nèi)信息帶內(nèi)狀態(tài)信息主要是PHY當(dāng)前的狀態(tài)信息，如：鏈路的Up/Down，RXC時(shí)鐘頻率，鏈路的工作模式等。RGMII/RTBI接口時(shí)序SGMII接口說明SGMII接口：SerialGigabitMediaIndependentInterface由Cisco提出的一種衍化而來的串行GMII接口收發(fā)數(shù)據(jù)和控制信號(hào)簡(jiǎn)化為串行信號(hào)參考時(shí)鐘頻率提高到625MHz在時(shí)鐘上升沿/下降沿均拍出數(shù)據(jù)單端信號(hào)轉(zhuǎn)換為差分信號(hào)對(duì)SGMII接口僅支持芯片間互連SCLK+/-LVDSO發(fā)送時(shí)鐘；時(shí)鐘頻率為625MHz，DDR模式

TX+/-LVDSO發(fā)送數(shù)據(jù)/控制RX+/-LVDSI接收數(shù)據(jù)/控制MDCI/O管理接口時(shí)鐘，與MII的管理接口相同MDIOO管理接口數(shù)據(jù)，與MII的管理接口相同SGMII接口的MAC和PHY器件內(nèi)部模塊示意在MAC和PHY器件中嵌入了1000BASE-SXPCS子層支持10M/100M以太網(wǎng)速率，時(shí)鐘頻率不變每組數(shù)據(jù)字節(jié)持續(xù)發(fā)送100次或10次以適應(yīng)以太網(wǎng)的實(shí)際速率芯片實(shí)際實(shí)現(xiàn)中通常有CDR模塊可以直接從數(shù)據(jù)中恢復(fù)時(shí)鐘，因此可以不通過專有的時(shí)鐘信號(hào)單獨(dú)傳遞收發(fā)時(shí)鐘。SGMII接口說明GMII/RGMII/SGMII接口電氣特性GMII/TBI接口：GMII接口電氣特性參考802.3標(biāo)準(zhǔn)35.4節(jié)TBI接口電氣特性參考802.3標(biāo)準(zhǔn)36.3.4節(jié)實(shí)際器件的實(shí)現(xiàn)中可能會(huì)略有差異RGMII/RTBI接口：相關(guān)規(guī)范要求接口可以遵循1.5VHSTLClass1的電平規(guī)范實(shí)際器件實(shí)現(xiàn)時(shí)，接口有時(shí)也支持2.5V相關(guān)電平類型具體設(shè)計(jì)參考所用器件的手冊(cè)SGMII接口：支持LVDS電平類型和終端匹配為適應(yīng)1.25Gb/s速率部分參數(shù)有所調(diào)整終端匹配：Rload=100ohm±1%

目錄10M/100M以太網(wǎng)MAC與PHY常見接口千兆以太網(wǎng)MAC與PHY常見接口萬兆以太網(wǎng)MAC與PHY常見接口XGMII接口：10GigabitMediaIndependentInterface萬兆以太網(wǎng)MAC與PHY器件之間定義的標(biāo)準(zhǔn)互連接口源同步并行總線，收發(fā)數(shù)據(jù)位寬各32位隨路時(shí)鐘頻率156.25MHz，時(shí)鐘的上升沿/下降沿對(duì)數(shù)據(jù)采樣支持10Gb/s數(shù)據(jù)收發(fā)速率只支持全雙工模式MDIO管理接口功能在MII接口功能上有所增加變化XAUI接口：便于萬兆以太網(wǎng)內(nèi)部子層之間的互連減少XGMII接口的信號(hào)數(shù)量串行差分總線：收發(fā)各4對(duì)差分對(duì)數(shù)據(jù)收發(fā)采用8B/10B編碼，時(shí)鐘編碼在差分?jǐn)?shù)據(jù)中差分對(duì)的傳輸速率為3.125GBd±100ppm10Gb/s的總數(shù)據(jù)速率將XGMII接口在PCB上7cm的走線長(zhǎng)度擴(kuò)展到50cm10G以太網(wǎng)器件實(shí)現(xiàn)時(shí)常見的內(nèi)部互連接口之一萬兆以太網(wǎng)MAC與PHY器件之間的常用接口XGMII接口在OSI模型中的位置示意XGMII接口說明管腳名稱電平類型IO方向管腳說明TX_CLK1.5VHSTLO發(fā)送時(shí)鐘，是由協(xié)調(diào)子層提供給PHY的一個(gè)連續(xù)時(shí)鐘信號(hào)，用作TXD[31..0]，TXC[3..0]信號(hào)的時(shí)鐘參考，時(shí)鐘上升沿/下降沿均采樣數(shù)據(jù)。該時(shí)鐘信號(hào)源于協(xié)調(diào)子層。GTX_CLK=156.25MHz±100ppm；TXD[31..0]1.5VHSTLO發(fā)送數(shù)據(jù)，用于MAC發(fā)送數(shù)據(jù)給PHY，32位數(shù)據(jù)可以分為4組（Lane），每組對(duì)應(yīng)一字節(jié)的數(shù)據(jù)TXC[3..0]1.5VHSTLO發(fā)送控制，四位控制信號(hào)分別對(duì)應(yīng)四組數(shù)據(jù)，對(duì)應(yīng)關(guān)系如下：TXC[0]:TXD[7..0],Lane0;TXC[1]:TXD[15..8],Lane1;TXC[2]:TXD[23..16],Lane2;TXC[3]:TXD[31..24],Lane3RX_CLK1.5VHSTLI接收時(shí)鐘，是由PHY提供給協(xié)調(diào)子層（ReconciliationSublayer）的一個(gè)連續(xù)時(shí)鐘信號(hào)，用作RXD[31..0]，RXC[3..