如何打造值得信賴的汽車半導(dǎo)體產(chǎn)品：要求與最佳實(shí)踐

synupsys··F,EBCARIAD白皮書AlessandraNardi，MouadhAyache，解決方案RainerHadwiger，DaveJohnson，解決方案工程LoueiNefzi，解決方案工程WilhardvonWendorff，半導(dǎo)體EnkeleRama，研究員（德國HeinzWagensonner，StefanSimon，半導(dǎo)體專家高級駕駛輔助系統(tǒng)（ADAS）、高度自動駕駛（HAD）和車載信息娛樂的電子系統(tǒng)復(fù)雜性正在呈指數(shù)級增長。與此同時(shí)，汽車行業(yè)正從功能域?qū)Ｓ秒娮涌刂茊卧‥CU）轉(zhuǎn)向分區(qū)架構(gòu)，這也帶來對高性能計(jì)算的迫切需求。此外，純電動汽車（BEV）所引入的新應(yīng)用場景也對設(shè)計(jì)提出了新的挑戰(zhàn)，要求我們比以往任何時(shí)候更快地提供支持。在德國聯(lián)邦教育與研究部（BMBF）資助的計(jì)的挑戰(zhàn)，并確保半導(dǎo)體在質(zhì)量、功能安全（FuSa）、可靠性和軟件安全這四個(gè)關(guān)鍵方面的可信半導(dǎo)體是軟件定義汽車中的關(guān)鍵差異化因素。隨著ADAS和HAD等功能的電子系統(tǒng)變得越來越復(fù)雜，對先進(jìn)片上系統(tǒng)（SoC）功能的需求也隨之增長。同時(shí)，消費(fèi)者對于持續(xù)更新、出色用戶體依然采用45-130nm的主流工藝節(jié)點(diǎn)。然而，用于ADAS（約60%的車輛配備）和人工智能（AI）功能（約1%的車輛配備）的更先進(jìn)單片SoC已經(jīng)開始采用28nm及以下的工藝技術(shù)[1]。深刻變革。據(jù)預(yù)計(jì)，到2035年，這場變革將推動市場收入從730億美元激增到3180億美元；而到2026年，汽車半導(dǎo)體成本預(yù)計(jì)將從平均450美元上升至700美元，同時(shí)汽車用8英寸晶圓的出貨量也將從1800萬片增加至3750萬片[1]。這些數(shù)據(jù)清晰地展示了汽車應(yīng)用電子產(chǎn)品市場的迅猛增長態(tài)勢。據(jù)預(yù)測，到2023年，自動駕駛市場將從2019年約20%的車輛配備SAE1級（L1）/2級（L2）駕駛輔助系統(tǒng)，增長到83%的車輛至少配備L1（包括12%的車輛配備3級（L3）/4級（L4））自動駕駛系統(tǒng)[3]。到2030年，預(yù)計(jì)大部分收入（約95%）將來自L1以上級別的車輛[4]。此外，純電動汽車將催生雙向充電等新應(yīng)用場景，而停車模式下的哨兵模式或人臉識別無鑰匙的按時(shí)任務(wù)剖面轉(zhuǎn)變?yōu)?5年（131,400小時(shí)）的持續(xù)任務(wù)剖面。2與半導(dǎo)體一樣，軟件也在軟件定義汽車的開發(fā)中發(fā)揮著關(guān)鍵作用。車輛中更多的先進(jìn)功能完全由軟件定器，只需增加代碼行即可實(shí)現(xiàn)新功能。預(yù)計(jì)汽車軟件的代碼量將從1000萬至1億行C語言等效代碼增長到2億至3億行[5]。這種增長與執(zhí)行軟件所需的晶體管數(shù)量增加相呼應(yīng)，進(jìn)而影響著半導(dǎo)體的復(fù)雜性。預(yù)計(jì)到2030年，汽車軟件市場的規(guī)模將從2019年的310億美元擴(kuò)體工藝節(jié)點(diǎn)來滿足這些新用例的性能要求。過去，消費(fèi)級節(jié)點(diǎn)需要經(jīng)過5到10年的成熟期，才能應(yīng)用于汽車領(lǐng)域，但這一規(guī)則現(xiàn)在已經(jīng)不再適用。例如，源自N3E消費(fèi)級節(jié)點(diǎn)的臺積公司N3AE（3nm汽車早期階段）節(jié)點(diǎn)將僅比其消費(fèi)級節(jié)點(diǎn)晚18個(gè)月進(jìn)入汽車市場[6]。與此同時(shí)，業(yè)界正在積極探索Multi-Die架構(gòu)，認(rèn)為它是在高計(jì)算性能需求與成本控制之間實(shí)現(xiàn)平衡的理想選擇[7]。然而，在汽車這一嚴(yán)苛環(huán)境中使用時(shí)，2.5/3D等封裝技術(shù)面臨著諸多未知的挑戰(zhàn)。裸片間的數(shù)千條超細(xì)互連對車輛環(huán)境條件（如振動、溫度變化、電磁干擾和濕度）非常敏感。這些互連無法通過傳然而，適應(yīng)這些新的汽車趨勢并轉(zhuǎn)向更先進(jìn)的工藝節(jié)點(diǎn)，無疑給半導(dǎo)體的可信度和可靠度帶來了更多的挑戰(zhàn)。為D（ASIL-D）的應(yīng)用為例，其單位時(shí)間故障（FIT）率必須保證每10億小時(shí)內(nèi)未檢測到的危險(xiǎn)性故障數(shù)量不超此外，軟件定義汽車需要持續(xù)的無線連接來支持定期更新的功能，例如OT容易遭到入侵和黑客攻擊。通過各種無線通信鏈路，攻擊者無需直接連接到汽車總線或ECU接口就能發(fā)起攻擊。軟件啟用功能還帶來了另一項(xiàng)安全相關(guān)挑戰(zhàn)?售后改裝。這些改裝無需新的硬件；例如，引入自動緊急制動功能并不需要額外的傳感器或執(zhí)行器，因?yàn)?1434:2021《道路車輛–網(wǎng)絡(luò)安全工程》[2]，該標(biāo)準(zhǔn)要求在車輛的整個(gè)生命周期內(nèi)持續(xù)維護(hù)ADAS的安全相關(guān)功能。功能安全質(zhì)量可靠性最新技術(shù)節(jié)點(diǎn)功能安全質(zhì)量可靠性最新技術(shù)節(jié)點(diǎn)數(shù)量和復(fù)雜性數(shù)量和復(fù)雜性軟件安全軟件安全指數(shù)級增長與挑戰(zhàn)復(fù)雜性（軟件指數(shù)級小型節(jié)點(diǎn)的睡眠模式下的NBTI效應(yīng)高頻條件下的HCI效應(yīng)長期任務(wù)剖面與10FIT8,000小時(shí)55,000小時(shí)131,400小時(shí)7節(jié)點(diǎn)成熟度5-10年與消費(fèi)節(jié)點(diǎn)的采用節(jié)奏相當(dāng)設(shè)計(jì)成本指數(shù)級圖1：ACES帶來的汽車半導(dǎo)體挑戰(zhàn)3為應(yīng)對ACES挑戰(zhàn)而需滿足的汽車要求這個(gè)部分介紹了CARIAD和新思科技在BMBF資助的VE-VIDES項(xiàng)目[8]中提出的要求。接下來的幾個(gè)部分探討了傳統(tǒng)的半導(dǎo)體開發(fā)以及可驗(yàn)證（包括形式化驗(yàn)證、確認(rèn)和測試）至關(guān)重要。使用符合汽車標(biāo)準(zhǔn)、經(jīng)過預(yù)先驗(yàn)證和預(yù)先測試且基于標(biāo)準(zhǔn)的IP，可以盡可能地降低集成風(fēng)險(xiǎn)并確保供應(yīng)鏈中所有組件的可靠性和穩(wěn)定性。然而，為了應(yīng)對開發(fā)中的挑戰(zhàn)，還需滿足更多要求，其中一些要求已在表3-A每個(gè)開發(fā)階段所涉及的人員和工具以及所集成的IP。開發(fā)過程至少應(yīng)符合汽車SPICE（ASPICE）2級（L2）提供專為虛擬ECU設(shè)計(jì)的SoC虛擬原型模型，以便在虛依據(jù)可測量、可測試的關(guān)鍵績效指標(biāo)（KPI在整個(gè)開發(fā)周期內(nèi)驗(yàn)證在適用情況下，開發(fā)用經(jīng)認(rèn)證的EDA解決方案進(jìn)行建模、設(shè)計(jì)和驗(yàn)證的半導(dǎo)體（例如，符合ISO26262:2018依靠現(xiàn)有的制造技術(shù)，確保整個(gè)車輛生產(chǎn)期間（15年表3-A：為應(yīng)對ACES挑戰(zhàn)而需滿足的半導(dǎo)體開發(fā)要求?在確保電子產(chǎn)品的質(zhì)量方面，關(guān)鍵是確保產(chǎn)品在投入使用的初始階段能夠提?功能安全旨在降低因隨機(jī)和系統(tǒng)性故障而引發(fā)功能?軟件安全側(cè)重于防范那些可能導(dǎo)致故障4制造制造質(zhì)量可靠性（AEC-Q100）故障率下降故障率上升環(huán)境?可恢復(fù)性錯(cuò)誤?柵極破損?制造過程中的污染物??制造過程中的污染物?潛在缺陷?工藝變化設(shè)計(jì)邊際早期故障磨損故障早期故障磨損故障功能安全（功能安全（ISO26262）設(shè)計(jì)芯片現(xiàn)場設(shè)計(jì)芯片現(xiàn)場接下來的幾個(gè)部分概述了為應(yīng)對ACES帶來的挑戰(zhàn)而需汽車半導(dǎo)體的制造、封裝和測試工作重點(diǎn)關(guān)注質(zhì)量和良率目標(biāo)。為了盡可能減少質(zhì)量問題，開發(fā)者需要優(yōu)化其性和良率，并記錄整個(gè)開發(fā)過程中的相關(guān)步驟。開發(fā)者還應(yīng)使用可測試、符合標(biāo)準(zhǔn)且經(jīng)過驗(yàn)證的工藝設(shè)計(jì)套件（PDK以最新的行業(yè)規(guī)范和制造準(zhǔn)則。此外，封裝過程中需要檢查信號和電源完整性，因?yàn)榇蠖鄶?shù)產(chǎn)品返廠都與封裝和互連問題有關(guān)。表3-B1采用根本原因分析流程，以支持片上分級測試和封裝后Multi-Die系統(tǒng)結(jié)構(gòu)中的數(shù)據(jù)分析。采取適當(dāng)措施來加速故障排查。這一點(diǎn)至關(guān)重要，尤其是對于復(fù)雜的SoC，因?yàn)槠涔收戏治鰰r(shí)間較長且故表3-B1：為應(yīng)對ACES帶來的挑戰(zhàn)而需滿足的額外質(zhì)量要求汽車功能安全（FuSa）至關(guān)重要。為應(yīng)對功能安全挑戰(zhàn)，ISO已經(jīng)發(fā)布了ISO26262:2018《道路車輛-功能安全》這一成熟標(biāo)準(zhǔn)[9]。該標(biāo)準(zhǔn)規(guī)定了對車輛電氣和電子（E/E）系統(tǒng)功能安全的相關(guān)要求并提供了指導(dǎo)。盡管該標(biāo)準(zhǔn)主要針對系統(tǒng)層面，但其第11部分針對半導(dǎo)體應(yīng)用提供了指導(dǎo)。因此，半導(dǎo)體開發(fā)者紛紛采納了威脅分析和風(fēng)險(xiǎn)評估（HARA）等先進(jìn)措施，以識別最緊迫的安全隱患，進(jìn)行細(xì)致的ASIL分解，并部署相關(guān)的安全機(jī)制（SM）。此外，有些ASIL等級還需要安全證據(jù)和獨(dú)立認(rèn)證。當(dāng)半導(dǎo)體作為獨(dú)立系統(tǒng)單元（SEooC）進(jìn)行開發(fā)時(shí)，必須清晰地界定使用假設(shè)（AoU），并通過供應(yīng)鏈透明地傳播這些信息。表3-B2概述了為應(yīng)對ACES帶來的5自動實(shí)現(xiàn)關(guān)鍵設(shè)計(jì)特性與安全機(jī)制的關(guān)聯(lián)，以及安全機(jī)制的插入和驗(yàn)證。這樣可以提高效率、縮短周轉(zhuǎn)時(shí)對硬件進(jìn)行預(yù)測性維護(hù)的應(yīng)用”標(biāo)準(zhǔn)適用于預(yù)測性維護(hù)的故障檢測[10表3-B2：為應(yīng)對ACES挑戰(zhàn)而需滿足的額外功能安全要求可靠性對于確保汽車半導(dǎo)體的質(zhì)量和功能安全至關(guān)重要。汽車供應(yīng)鏈需要遵循多個(gè)可靠性標(biāo)準(zhǔn)，例如AEC-Q100“基于失效機(jī)制的集成電路壓力測試認(rèn)證”[11]，該標(biāo)準(zhǔn)規(guī)定了一系列應(yīng)力測試和認(rèn)證要求，以確保電子元件（如SoC）在汽車環(huán)境中的可靠性。此外，還），射性粒子（例如α粒子、熱中子）的耐受性并減少可恢復(fù)性錯(cuò)誤。與其他可信度和可靠度方面一樣，開發(fā)者應(yīng)在半導(dǎo)體開發(fā)的相關(guān)階段提供可靠性設(shè)計(jì)（DFR）的證據(jù)。表3-B3概述了為應(yīng)對ACES帶來的挑戰(zhàn)而需滿足的額外可靠性要求。），使用接口退化監(jiān)控，監(jiān)測汽車應(yīng)用的2.5/3D封裝技術(shù)中所使用的互連。等問題變得更加明顯，需要特別注意。應(yīng)采取必要的措施，包括遵守物理實(shí)現(xiàn)、IR壓降、表3-B3：為應(yīng)對ACES挑戰(zhàn)而需滿足的額外可靠性要求6隨著ACES概念的引入，潛在的安全風(fēng)險(xiǎn)也隨之增加，因此確保軟件安全變得尤為重要。目前已有一些標(biāo)準(zhǔn)化的系統(tǒng)級措施來確保網(wǎng)絡(luò)安全，例如ISO/SAE21434:2021標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)規(guī)定了道路車輛在E/E系統(tǒng)概念、產(chǎn)品開發(fā)、生產(chǎn)、運(yùn)行、維護(hù)和報(bào)廢整個(gè)生命周期內(nèi)的網(wǎng)絡(luò)安全風(fēng)險(xiǎn)管理工程要求。在半導(dǎo)體開發(fā)過程中，保持可追溯性對于避免軟件安全問題非常重要。因此，在相關(guān)階段，提供軟件安全證據(jù)（包括數(shù)據(jù)安全）顯得至關(guān)重要。開發(fā)者應(yīng)當(dāng)重視ISO/SAE21434:2021中推薦的措施，例如資產(chǎn)識別和威脅建模。表3-B4概述了因引入ACES概念而產(chǎn)生的額外安全要求。抵御不受信任的供應(yīng)鏈成員可能引發(fā)的攻擊（例如逆向工程和IP盜用）。表3-B4：為應(yīng)對ACES挑戰(zhàn)而需滿足的額外安全要求汽車半導(dǎo)體的多樣性和復(fù)雜性，再加上質(zhì)量、功能安全、可靠性和軟件安全方面的嚴(yán)格要求，為SoC開發(fā)者帶來了巨大的挑戰(zhàn)。EDA提供商在幫助開發(fā)者應(yīng)對和克服此類挑戰(zhàn)方面發(fā)揮著關(guān)鍵作用。另外，為了滿足這些要求，還需要在整個(gè)半導(dǎo)體生自動化技術(shù)解決了半導(dǎo)體設(shè)計(jì)與驗(yàn)證過程中從系統(tǒng)級到制造階段的眾多難題。EDA解決方案提據(jù)庫管理，以應(yīng)對超大型SoC設(shè)計(jì)的海量數(shù)據(jù)、數(shù)據(jù)訪問和數(shù)據(jù)處理工作。此外，EDA解決方案還集成了最新的AI和機(jī)器學(xué)習(xí)（ML）技術(shù)，不僅可優(yōu)化設(shè)計(jì)質(zhì)量（QoR），同時(shí)還能滿足高性能、低功耗、DFT和面積要求。以下列出了一些最佳實(shí)踐，旨在幫助由于HAD級別（例如L3/L4）所需的半導(dǎo)體復(fù)雜性，滿足性能、功耗、面積、可信度和可7架構(gòu)選擇和實(shí)現(xiàn)PPA定義合適的SoC架構(gòu)并進(jìn)行適當(dāng)?shù)挠布?軟件功能劃分需要從系統(tǒng)級開始。開發(fā)者需要做出幾項(xiàng)決定來選擇?技術(shù)節(jié)點(diǎn)：這是一個(gè)關(guān)鍵因素，因?yàn)樗鼪Q定了哪些IP（接口、CPU、GPU、IO等）可用以及每個(gè)IP可實(shí)現(xiàn)的性能，同時(shí)兼顧成本?集成度：Multi-Die系統(tǒng)可能是控制成本并實(shí)現(xiàn)所需性能和功耗的唯一可行方案。同時(shí)將PPA影響降至最低。示例包括SM（例如冗余）和DFT技術(shù)（例如掃描、邏輯和內(nèi)存內(nèi)置自測（BIST。?芯片生命周期管理（SLM）：在架構(gòu)選擇過程中，可能會考慮插入監(jiān)控IP，以滿足整個(gè)生命周期（包括設(shè)計(jì)階段、芯片階段和現(xiàn)在確定目標(biāo)架構(gòu)后，確保滿足PPA要求是關(guān)鍵。EDA解決方案可以利用共享引擎執(zhí)行設(shè)計(jì)驗(yàn)證、實(shí)施和從實(shí)施到簽核的收斂過程，從汽車半導(dǎo)體需要在多種不確定性因素（例如工藝、電壓和溫度（PVT）變化）的影響下確保魯棒性。傳統(tǒng)做法是通過增加設(shè)計(jì)裕度來應(yīng)對這些不確定性。然而，隨著采用更先進(jìn)的工藝節(jié)點(diǎn)，這些變化變得越來越顯著，傳統(tǒng)的方法已難以滿足性能設(shè)計(jì)：在設(shè)計(jì)和簽核階段，EDA解決方案可以對各種不確定性因素（例芯片：設(shè)計(jì)階段的設(shè)計(jì)質(zhì)量很大程度上依賴于建模的準(zhǔn)確性。因此，確保模型與半導(dǎo)構(gòu)（例如環(huán)形振蕩器或路徑監(jiān)控器）并利用統(tǒng)計(jì)技術(shù)來收集數(shù)據(jù)，可以最大程度地提高半導(dǎo)體校準(zhǔn)期間的準(zhǔn)確性現(xiàn)場：即便經(jīng)過了設(shè)計(jì)和芯片階段的所有調(diào)整，仍需在運(yùn)行期間對半導(dǎo)體性能進(jìn)行測量。式信息，并幫助降低電壓以滿足時(shí)序要求、減少動態(tài)功耗并延緩老化。這種方汽車半導(dǎo)體的質(zhì)量目標(biāo)是將百萬分比缺陷率（DPPM）降至零。這一目標(biāo)的實(shí)現(xiàn)依賴于在產(chǎn)品投入市場前發(fā)現(xiàn)半導(dǎo)體中的故障，以及通過找出產(chǎn)品返廠的根本原因，不斷推動產(chǎn)品質(zhì)量的持續(xù)改進(jìn)。因此，在半導(dǎo)體生命周期的每個(gè)階段，都需要設(shè)計(jì)：在架構(gòu)定義階段，需要考慮制造和現(xiàn)場測試結(jié)構(gòu)。預(yù)計(jì)會產(chǎn)生大量的設(shè)計(jì)開銷，并且需要按照成熟的接口標(biāo)準(zhǔn)IEEE1149、IEEE1500和IEEE1687[13][14][15]來規(guī)劃用于片上和片外激活與訪問的基礎(chǔ)結(jié)構(gòu)。8先進(jìn)的測試技術(shù)可以幫助實(shí)現(xiàn)零DPPM，但需要在設(shè)計(jì)中包含一些特定的結(jié)構(gòu)：?詳細(xì)的內(nèi)存BIST（MBIST）結(jié)構(gòu)，與工藝節(jié)點(diǎn)相匹配，并具備自我修復(fù)的冗余功能。?邏輯BIST（LBIST）結(jié)構(gòu)，用于發(fā)現(xiàn)制造測試范圍之外的永久性缺陷。?監(jiān)控結(jié)構(gòu)，用于制造期間和系統(tǒng)內(nèi)測試期間芯片：半導(dǎo)體制造的關(guān)鍵是確保不存在“測試逃逸”，即在器件發(fā)貨之前識別出?使用單元間缺陷模型（單元感知模型）進(jìn)行測試向量生成和故障診斷，可以檢測和識別更復(fù)雜庫?制造和系統(tǒng)內(nèi)測試的峰值與平均功耗限制需要額外的硬件結(jié)構(gòu)，以盡可能降低測試模式下的功耗并減少功耗敏?采用模擬故障仿真可以為模擬與混合信號組件提供可量化?提供用于良率提升和生產(chǎn)測試期間故障分析的高分辨率診斷方法，包括分級和Multi-Die系統(tǒng)診斷，以支持2.5/3D封裝技術(shù)。?提供用于捕獲和分析制造與半導(dǎo)體缺陷數(shù)據(jù)的環(huán)境，以監(jiān)控當(dāng)前的制造質(zhì)量水平并識別提升良率的機(jī)會?，F(xiàn)場：半導(dǎo)體質(zhì)量的關(guān)鍵在于制造和測試。然而，現(xiàn)場數(shù)據(jù)可用于改進(jìn)未來的設(shè)計(jì)、庫和別保持可訪問，以便進(jìn)行詳細(xì)的現(xiàn)場退貨故障分析。此外，SLM解決方案可以遠(yuǎn)程訪問測試結(jié)構(gòu)，以進(jìn)行現(xiàn)場故障/根本原因分析。為了降低人員傷亡和財(cái)產(chǎn)損失的風(fēng)險(xiǎn)，需要遵循功能安全方面的最佳實(shí)踐。這些最佳實(shí)踐在ISO26262:2018標(biāo)準(zhǔn)中有詳盡的闡述。按照該標(biāo)準(zhǔn)進(jìn)行半導(dǎo)體開發(fā)和部署，不僅能滿足合規(guī)性要求（包括可追溯性），而且能顯著提升各方信心。如今設(shè)計(jì)：在確定SoC和安全架構(gòu)后，可通過所需的管理系統(tǒng)來明確安全要求。數(shù)十年來，EDA解決方案一直以PPA作為成本函數(shù)來指導(dǎo)半導(dǎo)體設(shè)計(jì)與驗(yàn)證工作。如今，安全性已成為一項(xiàng)必須滿足的指標(biāo)，EDA解決方案也相應(yīng)地得到了增強(qiáng)，以支持這一要求。圖3展示安全要求安全要求可追溯性安全合規(guī)性SM插入、安全感知實(shí)施與簽核安全感知可追溯性安全合規(guī)性SM插入、安全感知實(shí)施與簽核安全感知RTL創(chuàng)建和功能驗(yàn)證安全分析安全分析安全驗(yàn)證工作產(chǎn)品工作產(chǎn)品圖3：以安全規(guī)范格式（SSF）支持功能安全設(shè)計(jì)9從需求分析入手，歷經(jīng)安全分析、設(shè)計(jì)與驗(yàn)證的迭代循環(huán)，并涵蓋各個(gè)級別的設(shè)計(jì)抽象和細(xì)化，EDA解決方案實(shí)現(xiàn)了整個(gè)流程的可追溯性，從而增強(qiáng)了各方信心。鑒于半導(dǎo)體設(shè)計(jì)的復(fù)雜性，使用EDA解決方案還能保障實(shí)現(xiàn)PPA和安全性的最佳周轉(zhuǎn)時(shí)間。此外，該解為了保證對功能安全的全面流程支持，互操作性是一個(gè)關(guān)鍵因素。在設(shè)計(jì)和驗(yàn)證過程中，安全規(guī)范格式（SSF）[16]會交換和完善安全意圖。這個(gè)概念與為低功耗定義的基礎(chǔ)結(jié)構(gòu)非常相似，并由統(tǒng)一電源格式（UPF芯片和現(xiàn)場：ISO/TR9839:2023標(biāo)準(zhǔn)在現(xiàn)有安全最佳實(shí)踐的基礎(chǔ)上，新增了對間歇性故障和預(yù)測性維護(hù)的考慮。間歇性故障由部分退化的半導(dǎo)體以及導(dǎo)致設(shè)備暫時(shí)故障的特定條件引起。預(yù)測性維護(hù)是指在電子設(shè)備現(xiàn)場運(yùn)行期間預(yù)測其剩余使的擴(kuò)展，預(yù)測性維護(hù)變得越來越重要。在芯片上校準(zhǔn)期間，可以使用監(jiān)控IP來調(diào)整老化模型。結(jié)合現(xiàn)場數(shù)據(jù)收集與敏感性框架，可以可靠性是指產(chǎn)品在指定時(shí)間內(nèi)能夠正常執(zhí)行其預(yù)期功能的可能性。因此，它主要關(guān)注因耗損效應(yīng)而導(dǎo)致的會考慮這些效應(yīng)，但根據(jù)AEC-Q100標(biāo)準(zhǔn)，汽車應(yīng)用有著更為嚴(yán)格的要求。根據(jù)任務(wù)剖面，對老化、EM、靜電放電（ESD）、IR壓降級可靠性要求?？芍圃煨栽O(shè)計(jì)（DFM）階段還會采用其他技術(shù)（例如金屬填擬在嚴(yán)苛條件下長時(shí)間運(yùn)行并加速老化的效果。在這種情況下，BIST結(jié)構(gòu)可以訪問半導(dǎo)體進(jìn)行器件活動和故障檢測。此外，片上嵌入現(xiàn)場：片上嵌入式傳感器可以通過實(shí)時(shí)診斷來幫助提高半導(dǎo)體的魯棒性和性能。隨著技術(shù)節(jié)點(diǎn)的進(jìn)步，半導(dǎo)體的使用壽命有所縮短無傳感器故障率（PPM）故障率（PPM）?131,400131,400小時(shí)內(nèi)在耗損初期故障內(nèi)在耗損初期故障時(shí)間時(shí)間路徑裕度監(jiān)測器（PMM）[18]就是一個(gè)實(shí)際例子，它可以測量功能路徑的延遲，并利用半導(dǎo)體級AVS來提高可靠性和進(jìn)行預(yù)測性維護(hù)，10有傳感器故障率（PPM）使用壽命延長使用壽命延長路徑延遲合格路徑延遲合格不合格篩查初期故障通過TTF預(yù)測升高電壓篩查初期故障通過TTF預(yù)測升高電壓圖5：PMM和故障時(shí)間（TTF）預(yù)測可以延長先進(jìn)工藝節(jié)點(diǎn)器件的使用壽命隨著時(shí)間的推移，半導(dǎo)體會逐漸耗損（PMM捕獲到路徑延遲不合格情況），這時(shí)可以通過提高工作電壓來延長其使用壽命。與PMM一起，PVT傳感器等其他傳感器以及關(guān)鍵路徑監(jiān)測結(jié)構(gòu)可以幫助研究環(huán)境對半導(dǎo)體可靠性的影響。此外，能夠訪問BIST結(jié)構(gòu)為了降低安全風(fēng)險(xiǎn)，業(yè)界共同制定了ISO/SAE21434:2021標(biāo)準(zhǔn)。致重大的財(cái)務(wù)損失。目前，類似于ISO26262:2018標(biāo)準(zhǔn)中定義的安全指標(biāo)還未廣泛建立。業(yè)界通常仍依賴通用缺陷列表（CWE）和通設(shè)計(jì)：目前有多種安全I(xiàn)P解決方案可用于保護(hù)敏感數(shù)據(jù)。汽車領(lǐng)域的安全性基于存儲在嵌入式非易失性內(nèi)存中的密鑰、硬件安全加速器以及用于軟件控制的安全流程。硬件信任根能夠?yàn)樘幚砻舾袛?shù)據(jù)提供可信執(zhí)行環(huán)境（TEE），并與其他安全I(xiàn)P解決方案（例如密碼學(xué)核心、安全內(nèi)存和安全接口）結(jié)合來執(zhí)行安全策略。因此，經(jīng)過加密和外，還可以通過采用水印和邏輯鎖定等等硬件防御措施來提供額外的保護(hù)。在設(shè)計(jì)階段插入這些防御機(jī)制方面，EDA解決方案可以發(fā)揮關(guān)鍵作用。此外，分析和驗(yàn)證對于維持安全性至關(guān)重要。例如，通過追蹤敏感信息流來檢查數(shù)據(jù)泄漏，報(bào)告可11芯片：制造測試階段允許訪問所有設(shè)計(jì)內(nèi)容，這給IP帶來了?如果在設(shè)計(jì)階段正確插入了邏輯鎖定，它便會在制造測試期間部署用于防止未經(jīng)授權(quán)訪問芯片的內(nèi)部工作原理。此外，這種防御?為了防止他人未經(jīng)授權(quán)觀察芯片的內(nèi)部工作原理，可以在測試基礎(chǔ)結(jié)構(gòu)上實(shí)施訪問控制，以阻止入侵者濫用測現(xiàn)場：半導(dǎo)體監(jiān)測器可以標(biāo)記半導(dǎo)體行為中的異常。通過將專用的片上安全傳感器與片上和片外AI分析技術(shù)相集成，可以快速識別和著ADAS和HAD技術(shù)的進(jìn)步以及系統(tǒng)復(fù)雜度的增加，半導(dǎo)體設(shè)計(jì)面臨的挑戰(zhàn)也愈發(fā)嚴(yán)峻，這可能會影響軟件定義汽車的及時(shí)生產(chǎn)和交付。因此，開發(fā)者亟需優(yōu)化的EDA解決方案和高質(zhì)量的IP來滿足相應(yīng)要求，以應(yīng)對ACES所帶來的挑戰(zhàn)。由ACES驅(qū)動的PPA需求促使[1]YoleDevelopment,"AutomotiveTrends2021,"YoleDevelopment,2021./uploads/2021/09/YINTR21209-Automotive-Semiconductor-Trends-2021-Sample.pdf[2]ISO(theInternationalOrganizationforStandardization),ISO/SAE21434:2021-Roadvehicles-Cybersecurityengineering,ISO/SAE,2021./standard/70918.html[3]J.D.M.G.M.K.OndrejBurkacky,"Outlookontheautomotivesoftwareandelectronicsmarketthrough2030,"McKinseyandCompany,2023./industries/automotive-and-assembly/our-insights/mapping-the-automotive-software-and-electronics-landscape-through-2030[4]McKinseyandCompany,"Autonomousdriving'sfuture:Convenientandconnected,"McKinseyandCompany,2023.https://www./industries/automotive-and-assembly/our-insights/autonomous-drivings-future-convenient-and-connected[5]H.Wagensonner,"SmartOn-ChipSensorsasGameChangerforAutomotiveICQualityandInnovation,"inEuropeanAutomotive,Reliability,Test,andSafety(eARTS),Venice,Italy,2023.https://cas.polito.it/eARTS2023/index.php/preliminary-program/[6]Shilov,"TSMCAnnouncesEarlyAccessNodesforNext-GenCarChips:N4AEandN3AE,"AnandTech,28042023.[Online].Available:/show/18837/tsmc-announces-early-access-nodes-for-car-chips-n4ae-n3ae.[Accessed01102023].[7]"Whyarechipletsattractingtheattentionoftheautomotiveindustry?,"Imec,20062023.[Online].Available:https://www.imec-int.com/en/articles/why-are-chiplets-attracting-attention-automotive-industry.[Accessed01102023].[8]"VE-VIDES,"edaCentrum,01032021.[Online].Available:https://www.edacentrum.de/vevides/en.[9]ISO(theInternationalOrganizationforStandardization),ISO26262:2018-Roadvehicles-FuSa,ISO,2018./standard/68383.html.[10]ISO(theInternationalOrganizationforStandardization),ISO/TR9839:2023"Roadvehicles―ApplicationofpredictivemaintenancetohardwarewithISO26262-5",ISO,2023.ISO/TR9839:2023(en),Roadvehicles―ApplicationofpredictivemaintenancetohardwarewithISO26262-5[11]AutomotiveElectronicsCouncil,AEC-Q100“FailureMechanismBasedStressTestQualificationforIntegratedCircuits”,AEC,2023.AECDocuments()[12]MITRE,"CWE:CommonWeaknessEnumeration,"MITRE,2023.[Online].Available:/.[Accessed01102023].[13]InstituteofElectricalandElectronicsEngineersStandardsAssociation(IEEESA),IEEE1149.7-2022:IEEEStandardforReduced-PinandEnhanced-FunctionalityTestAccessPortandBoundary-ScanArchitecture,IEEE,2022.IEEESA-IEEE1149.7-2022[14]InstituteofElectricalandElectronicsEngineersStandardsAssociation(IEEESA),IEEE1500-2022:IEEEStandardTestabilityMethodforEmbeddedCore-basedIntegratedCircuits,IEEE,2022.IEEESA-IEEE1500-2022[15]InstituteofElectricalandElectronicsEngineersStandardsAssociati