《數(shù)字電子技術(shù)-劉漢華》第3章門電路-精簡版

1、第三章門電路,一、門電路概念：P66,(1)正邏輯：,二、邏輯約定：正負(fù)邏輯系統(tǒng)P67,圖3.1.1正負(fù)邏輯示意圖,(2)負(fù)邏輯：,本書采用正邏輯系統(tǒng),三、門電路內(nèi)部電路，（了解）P79-80P123P128,圖3.3.10CMOS反相器電路,四、門電路的靜態(tài)特性,門電路的電壓傳輸特性是指輸出電壓vo和輸入vI之間的關(guān)系曲線，如圖3.3.11所示。并設(shè),圖3.3.11CMOS反相器的電壓傳輸特性,1.電壓傳輸特性P80-81,四、門電路的靜態(tài)特性(續(xù)),輸入特性是從門電路輸入端看其輸入電壓與電流的關(guān)系，CMOS電路為例：,2.輸入特性P83,圖3.3.16CMOS反相器的輸入特性,四、門電路的

2、靜態(tài)特性(續(xù)),輸出特性為從門電路輸出端看輸出電壓和輸出電流的關(guān)系，包括輸出為低電平輸出特性和輸出為高電平輸出特性，CMOS電路為例：,3.輸出特性P85,a.低電平輸出特性,b.高電平輸出特性,四、門電路的靜態(tài)特性(續(xù)),是指在保證輸出高、低電平基本不變（不超過規(guī)定范圍）時，允許輸入信號高、低電平的波動范圍,4.噪聲容限P82,輸入噪聲容限為,圖3.3.13CMOS反相器輸入噪聲容限示意圖,五、門電路的動態(tài)特性,1、傳輸延遲時間tPHL和tPLHP87,將輸出電壓變化滯后于輸入電壓變化的時間稱為傳輸延遲時間。,五、門電路的動態(tài)特性(續(xù)),測量上：輸入電壓后沿下降到幅值的50與輸出前沿上升到幅

3、值的50之間的差值,tpd平均傳輸延遲時間，tpd（tPHLtPLH）/2,tPLH輸出由低電平跳變?yōu)楦唠娖綍r的傳輸延遲時間,tPHL輸出由高電平跳變?yōu)榈碗娖綍r的傳輸延遲時間,測量上：輸入電壓前沿上升到幅值的50與輸出后沿下降到幅值的50之間的差值,六、門電路的主要性能參數(shù)（分散在各處）,1)輸出高電平2)輸出低電平3)輸入高電平開門電平4)輸入低電平關(guān)門電平5)輸入高電平電流“拉電流”6)輸入低電平電流“灌電流”7)輸出高電平電流8)輸出低電平電流,七、門電路的扇出系數(shù)N（補充）,門電路常工作在驅(qū)動同類門的情況下，如TTL與非門驅(qū)動TTL與非門。通常以同一類型的邏輯門作為負(fù)載時，一個邏輯門能

4、夠驅(qū)動同類門的最大數(shù)目，稱為扇出系數(shù)N。,當(dāng)輸出低電平時,當(dāng)輸出高電平時,八、OD門（P94）和OC門（P131）,1.OD門:將CMOS門電路的輸出級做成漏極開路的形式，稱為漏極開路輸出的門電路，簡稱OD（OpenDrainOutput）門,OD門,圖3.3.2OD門的邏輯符號,2.OD門實現(xiàn)“線與”,普通的CMOS邏輯門輸出端不能并聯(lián)使用，為什么？,F,A,B,C,D,2.OD門實現(xiàn)“線與”,OD門可以將輸出端直接相接，即實現(xiàn)線與邏輯，其電路如圖3.3.27所示,圖3.3.27線與邏輯電路的接法,其工作原理為：,圖3.3.27線與邏輯電路的接法,當(dāng)Y1、Y2有一個為低電平時，則為低電平；只

5、有Y1、Y2同時為高電平，兩個輸出管同時截止，輸出為高電平，Y和Y1、Y2為與的關(guān)系,輸出端邏輯式為,故OD門的線與實現(xiàn)了與或非的邏輯功能。,3.OD門的應(yīng)用,實現(xiàn)與或非邏輯,電平轉(zhuǎn)換,由于OD門的高電平可以通過外加電源改變，故它可作為電平轉(zhuǎn)換電路。一般CMOS與非門的電平012V，而TTL門為03.6V。若需要將邏輯電平為的邏輯電平，只要將負(fù)載電阻接到5V電源即可，其電路如圖3.3.30所示,實現(xiàn)數(shù)據(jù)采集,如圖3.3.31所示,可實現(xiàn)母線（總線）的數(shù)據(jù)的接收和傳送,可利用選通信號SASC來實現(xiàn)對不同通道數(shù)據(jù)的采集，并輸送到母線上。接收時，利用選通信號SDSG來實現(xiàn)數(shù)據(jù)從不同通道輸出。,4集電

6、極開路與非門（OC門OpenCollectorGate）P131,1.推拉式輸出電路結(jié)構(gòu)的局限性：,與OD門一樣，為了實現(xiàn)線與構(gòu)，TTL與非門也可以采用集電極開路的形式,如圖3.3.35所示將推拉式TTL與非門的輸出端并聯(lián)，則當(dāng)某一門的輸出端為低電平，如Y2=0,則當(dāng)Y1=1時，會有G1門的電流通過G2門的T5管，這個電流遠(yuǎn)遠(yuǎn)超過正常工作電路，有可能使T5管損壞,圖3.3.35,八、OD門（P94）和OC門（P131）（續(xù)）,如圖3.3.36所示為OC門的電路和結(jié)構(gòu)和符號，輸出管的集電極開路,圖3.3.36,5.OC門的結(jié)構(gòu)特點,主要記住OC門的邏輯符號,若利用OC門實現(xiàn)線與功能，則將幾個OC

7、門的輸出并聯(lián)起來用一個上拉電阻即可，如圖3.3.38所示，即,6.OC門“線與”的實現(xiàn),圖3.5.38,7.OC門的應(yīng)用,a.實現(xiàn)與或非邏輯線與,如圖3.5.38的線與電路，其輸出為,實現(xiàn)電路比較簡單,圖3.5.38,b.電平轉(zhuǎn)換,與OD門一樣，由于OC門的高電平可以通過外加電源改變，故它可作為電平轉(zhuǎn)換電路。一般TTL與非門的電平為03.6V,若需要邏輯電平為012V的邏輯電平，只要將負(fù)載電阻接到12V電源即可,c.實現(xiàn)數(shù)據(jù)采集(實質(zhì)為線與的應(yīng)用),如圖3.5.43,可實現(xiàn)母線（總線）的數(shù)據(jù)的接收和傳送,圖3.3.33為CMOS傳輸門的電路圖及邏輯符號。,九、CMOS傳輸門P96,其中T1為N

8、MOS管，T2為PMOS管，C和C為一對互補控制信號,1.電路結(jié)構(gòu)及邏輯符號,2.工作原理,若CMOS傳輸門的一端接輸入電壓vI，另一端接負(fù)載電阻RL，如圖3.3.34所示。,圖3.3.34傳輸門的工作電路,（1）C0，C1,輸入和輸出為高阻態(tài)，傳輸門截止，輸出vo0,（2）C1，C0,輸入和輸出呈低阻態(tài)，傳輸門導(dǎo)通，輸出為vovI,3.特點,a.由于T1和T2管的結(jié)構(gòu)對稱，即漏源可以互換，故CMOS傳輸門輸入雙向器件，其輸出端和輸入端也可以互換使用；,b.利用CMOS傳輸門和CMOS反相器可以組成各種復(fù)雜的邏輯電路，如一些組合邏輯電路，象數(shù)據(jù)選擇器、寄存器、計數(shù)器等。,c.利用CMOS傳輸門

9、可以組成雙向模擬開關(guān)，用來傳輸連續(xù)變化的模擬電壓信號，這一點是其它一般邏輯門無法實現(xiàn)的。,CMOS雙向模擬開關(guān)電路是由CMOS傳輸門和反相器組成，如圖3.3.36所示。和CMOS傳輸門一樣，它也是屬于雙向器件。,其工作原理為：當(dāng)C1,開關(guān)閉合，vovI；當(dāng)C0,開關(guān)斷開，輸出高阻態(tài)。,圖3.3.36CMOS雙向模擬開關(guān)的電路及符號,十、三態(tài)門,其電路如圖3.3.38所示，這是三態(tài)反相器，也稱為輸出緩沖器，輸出的狀態(tài)不僅有高電平、低電平，還有第三態(tài)高阻態(tài),圖3.3.38CMOS三態(tài)門的電路及符號,記住符號,1.三態(tài)輸出的CMOS門電路P99,其工作原理為,其中EN為使能端，且低電平有效，即EN0

10、，YA,低電平有效,a.總線結(jié)構(gòu),這樣只要分時控制各三態(tài)門的E（E）端，就能把各個門的數(shù)據(jù)輸入信號按要求依次送到總線，進行數(shù)據(jù)傳輸。但注意使能端不能同時為“1”,三態(tài)門的應(yīng)用,它可以實現(xiàn)線與的功能，即輸出端可以并聯(lián)。如圖3.3.44所示,電路如圖2.3.45所示，則,b.數(shù)據(jù)的雙向傳輸,當(dāng)EN1時，三態(tài)門G1輸出為Do，G2輸出為高阻態(tài)；當(dāng)EN0時，三態(tài)門G1輸出為高阻態(tài)，G2輸出為D1Do,三態(tài)TTL與非門（TSLThreeStateLogicGate）P136,三態(tài)TTL與非門又叫三態(tài)門，它是在普通與非門電路的基礎(chǔ)上附加控制電路構(gòu)成的。其特點是除了輸出高、低電平兩個狀態(tài)外，還有第三種狀態(tài)，

11、即高阻狀態(tài)。,其邏輯符號及邏輯功能如圖3.5.47所示，控制端為低電平有效,圖3.5.47,.工作原理,（1）當(dāng)EN0時，P1，D截止，與非門為正常工作狀態(tài)，即,（2）當(dāng)EN1時，與非門為高阻態(tài)，即YZ,控制端為高電平有效的三態(tài)門，其符號如圖3.5.49所示,（1）當(dāng)EN1時，P1，D截止，與非門為正常工作狀態(tài)，即Y（AB）,（2）當(dāng)EN0時，與非門為高阻態(tài)，即YZ,.三態(tài)門的用途,圖3.5.51總線結(jié)構(gòu),圖3.5.50數(shù)據(jù)的雙向傳輸,TTL三態(tài)門除了電平轉(zhuǎn)換，也可以構(gòu)成數(shù)據(jù)的雙向傳輸和總線結(jié)構(gòu)，如圖3.5.50和圖3.5.51所示,電路如圖3.5.52所示，試用表格方式列出各門電路的名稱、輸出邏輯式及當(dāng)ABCD1001時各輸出邏輯函數(shù)的取值(各門均為TTL門）。,練習(xí)：,本章小結(jié),一、門電路概念P67二、邏輯約定：正負(fù)邏輯系統(tǒng)