計算機原理考研復(fù)習課件

1、1,主要內(nèi)容：,1、CPU,（1）邏輯組成,寄存器傳送級：,微操作控制級：,各類指令的流程,微命令序列,寄存器、ALU設(shè)置，數(shù)據(jù)通路結(jié)構(gòu),（2）工作機制,指令的執(zhí)行過程,2,2、常用運算方法規(guī)則,原碼、補碼一位乘法，原碼、補碼不恢復(fù)余數(shù)除法，浮點運算法,（1）基本概念,（2）半導體存儲器的邏輯設(shè)計,芯片地址分配、片選邏輯、框圖,3、存儲器,4、總線,（1）基本概念,（2）系統(tǒng)總線：信號組成，時序控制方式,3,5、接口,（1）I/O傳送的控制機制,中斷：基本概念、中斷控制器與接口、中斷過程,（2）接口設(shè)計,接口組成、擬定命令字和狀態(tài)字格式、擴展中斷源,6、常用外設(shè)原理,（1）鍵盤：鍵碼轉(zhuǎn)換方法,

2、（2）CRT顯示器：VRAM與屏幕顯示的對應(yīng)關(guān)系（VRAM內(nèi)容和容量、地址組織、信息轉(zhuǎn)換、同步計數(shù)器的設(shè)置）,DMA：基本概念、DMA控制器與接口、 DMA過程,（軟件掃描）,4,（3）打印機：信息轉(zhuǎn)換、調(diào)用過程（中斷方式）,（4）磁盤：信息分布與尋址信息、調(diào)用過程（DMA方式）、速度指標和容量指標,第一章 CPU組織,1.1 邏輯組成（模型機）,1、CPU數(shù)據(jù)通路框圖（寄存器級）,2、結(jié)構(gòu)特點 （1）寄存器 獨立結(jié)構(gòu),可編程：R0R3、PC、SP、PSW,非編程：C、D、IR、MAR、MBR,5,6,7,1.2工作機制,1、基本尋址方式（模型機）,寄存器尋址 ：R 寄存器間址 ：（R）,自減

3、型寄存器間址 ：(R)、(SP) (用于入棧操作),自增型寄存器間址 ：(R)+、(SP)+ (用于出棧操作),立即尋址 ：(PC)+ 變址：(R),相對尋址 ：(PC),8,2、思路,（2）分清源和目的，確定所采用的尋址方式,源在后，目的在前。,（3）按周期擬定分步流程,（1）了解指令功能，具體完成什么操作,9,3、例題,（1） MOV (SP)+ ，(R1)； （2） MOV (R2)，(SP)； （3） ADD (R0) ，(R3)； （4） JMP (R0)； （5） JMP (PC)； （6） SUB (PC)+，(PC)；,10,指令流程在微操作級的具體實現(xiàn)。,1.2.2微命令序列

4、,微命令設(shè)置:,（1）數(shù)據(jù)通路操作,11,1.2.2 微命令的產(chǎn)生方式,1、組合邏輯控制方式,（1）基本思想,綜合化簡產(chǎn)生微命令的條件，形成相應(yīng)邏輯式，用組合邏輯電路實現(xiàn)。執(zhí)行指令時，由組合邏輯電路（微命令發(fā)生器）在相應(yīng)時間發(fā)出所需微命令，控制有關(guān)操作。,（2）優(yōu)缺點,（3）應(yīng)用,用于高速計算機及小規(guī)模機器中。,12,2、微程序控制方式,（1）基本思想,注意區(qū)分：,產(chǎn)生微命令，控制完成機器指令功能的一步操作。,實現(xiàn)指令系統(tǒng)功能所規(guī)定的一種操作。,13,包含若干微指令，解釋執(zhí)行一條機器指令,包含若干機器指令，完成某一特定任務(wù),存放微程序，位于CPU內(nèi)。,存放工作程序，位于CPU外。,（2）優(yōu)缺點

5、,（3）應(yīng)用,用于速度要求不是很高、功能復(fù)雜的機器中，特別適用于系列機。,14,1.2.3 時序控制方式,掌握定義、特點、應(yīng)用場合。,1、同步控制方式,（1）定義：各項操作與統(tǒng)一時序信號同步。,15,2、異步控制方式,申請并控制總線的設(shè)備。,響應(yīng)主設(shè)備請求的設(shè)備。,16,3、同步方式在實際應(yīng)用中的變化,（2）總線周期中插入延長周期。,（3）同步方式引入異步應(yīng)答。,（1）不同指令安排不同時鐘周期數(shù)。,（擴展同步方式）,1.3 運算方法與運算器,1.3.1 運算方法,1、原碼一位乘法,17,2、補碼一位乘法,18,6、浮點運算,加減法運算過程：,（1）判操作數(shù)是否為0。,（3）尾數(shù)加/減,19,1

6、.3.2 運算器,硬件組成,20,1.4 其他基本概念,（1）溢出及判斷方法、擴展操作碼、地址結(jié)構(gòu)、隱地址、顯地址等,21,第二章 存儲子系統(tǒng),（1）芯片數(shù)：,8片,（2）存儲空間安排：,任意連續(xù)區(qū)間,（3）芯片地址分配與片選邏輯：,4KB：12位地址A11A0,哪幾位分配給芯片？哪幾位形成片選邏輯？,22,芯片 芯片地址 片選邏輯,1KB 1KB 1KB 1KB,（4）邏輯圖,A9 A0 A9 A0 A9 A0 A9 A0,23,芯片 芯片地址 片選邏輯,4KB 2KB 1KB,（4）邏輯圖,A11 A0 A10 A0 A9 A0,CS0=A12 CS1=A12A11 CS2=A12A11A

7、10,（3）芯片地址分配與片選邏輯：,7KB：13位地址A12 A0,24,2.2 基本概念,1、存儲原理,SRAM：利用雙穩(wěn)態(tài)觸發(fā)器存儲信息。,DRAM：利用電容存儲電荷存儲信息。,2、動態(tài)刷新,（1）定義：按所存信息定期向電容補充電荷。,（2）方式：按行讀一遍。,25,26,第三章 I/O子系統(tǒng),3.1 總線與接口的基本概念,1）CPU內(nèi)總線：CPU芯片內(nèi)寄存器和算邏部件之間互連的總線。,2）部件內(nèi)總線：插件板內(nèi)各芯片之間互連的總線,3）系統(tǒng)總線：計算機系統(tǒng)內(nèi)各功能部件之間或各插件板之間互連的總線。,27,4）外總線：計算機系統(tǒng)之間，或計算機系統(tǒng)與其他系統(tǒng)之間互連的總線。,（3）按數(shù)據(jù)傳送

8、格式分類,2）異步總線：不采用統(tǒng)一時鐘周期劃分，根據(jù)傳送的實際需要決定總線周期長短，以異步應(yīng)答方式控制總線傳送操作。,3）擴展同步總線：以時鐘周期為時序基礎(chǔ)，允許總線周期中的時鐘數(shù)可變。,28,29,(1)按數(shù)據(jù)傳送格式劃分,(2)按時序控制方式劃分,30,(3)按I/O傳送控制方式劃分,（可采用查詢方式）,（可插入中斷作DMA善后處理）,3.2 I/O傳送控制機制,31,32,2、中斷服務(wù)程序入口地址的獲取,33,（2）非向量中斷方式,將服務(wù)程序入口組織在查詢程序中；CPU響應(yīng)時執(zhí)行查詢程序，確定中斷源，轉(zhuǎn)入相應(yīng)服務(wù)程序。,34,3、中斷接口功能模型,（1）寄存器選擇,對接口寄存器尋址,（2

9、）命令字寄存器,接收CPU發(fā)向外設(shè)的命令。,（4）數(shù)據(jù)緩沖器,傳送數(shù)據(jù)，實現(xiàn)緩沖。,（3）狀態(tài)字寄存器,反映設(shè)備和接口的運行狀態(tài),35,36,4、中斷全過程（主機與外設(shè)交換信息）,（2）發(fā)啟動命令(送命令字)，啟動設(shè)備。,（3）設(shè)備完成工作，申請中斷。,（6）中斷控制器送出中斷號。,37,（9）返回原程序（返回前開中斷）。,5、中斷接口設(shè)計,38,例、某機需擴展兩個外中斷源。CPU發(fā)向兩設(shè)備的命令字包括啟動、停止、讀、寫等，設(shè)備狀態(tài)包括忙、完成、故障等。兩設(shè)備共用一個中斷類型碼（IRQ2）。設(shè)計接口，要求兩設(shè)備能同時啟動，并行工作。,（1）接口組成,兩設(shè)備共用一個接口，設(shè)置一個命令字（分兩段）

10、，一個狀態(tài)字（分兩段），兩個緩沖器。,（2）命令字、狀態(tài)字格式,（3）擴展方法：向量中斷+非向量中斷方式,兩設(shè)備公共請求送IRQ2。若IRQ2被響應(yīng)，則轉(zhuǎn)入IRQ2服務(wù)程序，在該程序中設(shè)置有兩設(shè)備服務(wù)程序入口。 IRQ2服務(wù)程序查詢狀態(tài)字（先查詢的設(shè)備優(yōu)先級高），轉(zhuǎn)相應(yīng)中斷處理。,39,40,2、 DMA控制器與接口,41,3、 DMA全過程,42,第四章 主要I/O設(shè)備原理,4.1 磁盤,4.1.1 信息分布與尋址信息,43,4.1.2 調(diào)用過程（DMA方式）,(1)CPU向適配器送出驅(qū)動器號、圓柱面號、磁頭號、起始扇區(qū)號、扇區(qū)數(shù)等外設(shè)尋址信息；向DMA控制器送出傳送方向、主存首址、交換量等信息。,(2)適配器啟動尋道，并用中斷方式判尋道是否正確。,(3)適配器準備好(讀盤：扇區(qū)緩存滿一扇區(qū)；寫盤：扇區(qū)緩存空一扇區(qū)）,提出DMA請求。,(5)批量傳送完畢，適配器申請中斷。,(6)CPU響應(yīng)，調(diào)回狀態(tài)字，作善后處理。,(4)CPU響應(yīng)，由DMA控制器控制總線，實現(xiàn)傳送。,44,4.1.4 主要技術(shù)指標,1、容量,2、速度,45,4.2 CRT顯示器,4.2.1 顯示方式與分辨率,4.