集成電路英文縮寫_第1頁(yè)
集成電路英文縮寫_第2頁(yè)
集成電路英文縮寫_第3頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、.集成電路英文縮寫IC Integrated Circuit 縮寫,集成電路 ICDS IC Design Service 縮寫,芯片設(shè)計(jì)服務(wù) IP Intellectual Property 縮寫, 知識(shí)產(chǎn)權(quán),在芯片設(shè)計(jì)中指對(duì)某種設(shè)計(jì)技術(shù)的專利SoC System on Chip縮寫, 指單芯片系統(tǒng)設(shè)計(jì),是當(dāng)今混合信號(hào)IC設(shè)計(jì)的趨勢(shì) ASIC Application Special Integrated Circuit縮寫, 指專用集成電路 VLSI Very Large Scal Integrated circuit 縮寫, 指超大規(guī)模集成電路 DSP Digital Signal Pro

2、cessing 縮寫, 指數(shù)字信號(hào)處理 RF Radiation Frequency 縮寫, 指發(fā)射頻率,簡(jiǎn)稱射頻 FPGA Field Programmable Gate Array縮寫, 指現(xiàn)場(chǎng)可編程門陣列 CPLD Complex Programmable Logic Device, 即復(fù)雜可編程器件。 FE Front End 縮寫, 前端,通常指IC設(shè)計(jì)中的前道邏輯設(shè)計(jì)階段,并不是規(guī)范化用法BE Back End 縮寫, 后端,通常指IC設(shè)計(jì)中的后道布局布線(Layout)階段,并不是規(guī)范化用法 MPW Multiple Project Wafer縮寫, 多項(xiàng)目晶圓投片,指在同一種工

3、藝的不同芯片放在同一塊晶圓(Wafer)上流片,是小公司節(jié)省成本的有效手段 EDA Electronic Design Automation縮寫,電子設(shè)計(jì)自動(dòng)化,現(xiàn)在IC設(shè)計(jì)中用EDA 軟件工具實(shí)現(xiàn)布線,布局VHDL VHSIC(Very High Speed IC) Hardware Descrption Language 縮寫, 硬件描述語(yǔ)言,用于實(shí)現(xiàn)電路邏輯設(shè)計(jì)的專用計(jì)算機(jī)語(yǔ)言 RTL Register Transformation Level 縮寫, 寄存器傳輸級(jí) Netlist 門級(jí)網(wǎng)表,一般是RTL Code經(jīng)過(guò)綜合工具綜合而生成的網(wǎng)表文件 Foundry 指芯片制造加工廠的代工業(yè)

4、務(wù),負(fù)責(zé)將設(shè)計(jì)完成的芯片生產(chǎn)出來(lái) DFT Design For Test 縮寫, 為了增強(qiáng)芯片的可測(cè)性而采用的一種設(shè)計(jì)方法 STA Static Timing Analysis縮寫, 即靜態(tài)時(shí)序分析 CAD Computer Aided Design縮寫, 即計(jì)算機(jī)輔助設(shè)計(jì) NRE Non Recuuring Engineering縮寫,不反復(fù)出現(xiàn)的工程成本 BIST Build in system test, 即內(nèi)建測(cè)試系統(tǒng) ASSP Application-specific standard product 縮寫,一種有著廣泛應(yīng)用范圍的ASIC芯片 RISC Reduced Instruc

5、tion System Computer縮寫 LVS Layout versus Schematic 縮寫,是在IC Design經(jīng)過(guò)Layout后檢查其版圖與門級(jí)電路是否一致 DRC Design Rule Check縮寫, 是在IC Design經(jīng)過(guò)Layout后檢查其版圖是否符合設(shè)計(jì)規(guī)則 ERC Electronic Rule Check縮寫, 是在IC Design經(jīng)過(guò)Layout后檢查其版圖是否符合電氣規(guī)則 OPC Optical and Process Correction縮寫,即光刻工藝修正 ATPG Auto Test Pattern Generator縮寫, 是一個(gè)測(cè)試向量自動(dòng)生成工具,生成的測(cè)試向量會(huì)給測(cè)試廠作測(cè)試芯片用 LVDS Low Voltage Differential Signaling縮寫, 是一種低擺幅的差分信號(hào)技術(shù),它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸,其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗 ADC Analog to Digital Convert縮寫, 一般用作模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換電路 DAC Digital to Analog Convert縮寫, 一般用作數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換電路PLL Phase Locked Loop縮寫, 一般用作時(shí)鐘倍頻電路 O

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論