信號完整性分析第一講ppt課件

1、高速電路與系統(tǒng)互連設計中 信號完整性(SI)分析 (之1-20：高速互連與信號完整性的關系),1,PPT學習交流,Interconnect 設計 & SI 分析 物理互連(Interconnect)包括：芯片內、外連接；PCB內、外連接等。 信號完整性(SI，Signal Integrity) ，是指信號電壓(電流)波形的完好程度。 高速條件下的不當互連設計破壞了信號完整性。,2,PPT學習交流,正是信號完整性引出了發(fā)生在我們身邊的深刻變化。面對下列事實，需要想一想： 為什么計算機配置中用USB2.0接口取代了打印機并口？ 為什么新的FPGA芯片中增加了RSDS(降低擺幅差分信令)、LVDS(

2、低壓差分信令)模塊及接口設計？ 什么樣的接口更適合嚴酷的實時圖像信號采集與傳輸？ 是USB還是IEEE1394？是1394a還是b? 高速系統(tǒng)設計的瓶頸是什么？是否需要檢討我國過去對信號完整性的研究和應用的現(xiàn)狀？,3,PPT學習交流,SI對國內是既生疏又熟悉。原先對付干擾、噪聲的“三大法寶”是：接地、濾波、屏蔽，顯得非常感性和粗放，已經(jīng)嚴重落后?，F(xiàn)在對SI量化和細化的研究逐漸呈現(xiàn)出濃厚的熱情，已經(jīng)有了一定的基礎。 電子設計師需要普及SI知識，了解高速電路互連的SI機理，掌握SI分析與互連設計。 近期翻譯出版四本譯著：信號完整性分析、數(shù)字信號完整性、抖動、噪聲與信號完整性、芯片及系統(tǒng)中的電源完整

3、性建模與設計,4,PPT學習交流,0.0 信號完整性含義 英文中的人格完整性（personalintegrity）,指正直、忠誠、完美。中文沒有，但可以對“完整”這一詞義加以類比。其他還有電源完整性、數(shù)據(jù)完整性、電磁完整性。熱完整性等。 信號完整性（SI），是指信號電壓（電流）完美的波形形狀及質量。由于物理互連造成的干擾和噪音，使得連線上信號的波形外觀變差，出現(xiàn)了非正常形狀的變形，稱為信號完整性被破壞。信號完整性問題是物理互連在高速情況下的直接結果。 信號完整性強調信號在電路中產(chǎn)生正確響應的能力。,5,PPT學習交流,廣義信號完整性(SI)泛指由各種信號、數(shù)據(jù)、電源互連線引起的所有電壓、電流不

4、正?，F(xiàn)象，包括：噪聲、干擾、時序抖動、數(shù)據(jù)傳輸?shù)取?狹義的信號完整性，是指信號電壓(電流)波形的形狀及質量,主要包括反射和串擾。物理互連將其上面的信號波形變差(退化)，出現(xiàn)了非正常形變，稱為信號完整性被破壞。噪聲可以轉化為抖動，見DSI2.65式。 信號完整性退化是物理互連設計不當又工作在高速環(huán)境下的直接后果。,6,PPT學習交流,0.1 高速的含義 現(xiàn)代數(shù)字電子系統(tǒng)正在突破1GHz的壁壘，芯片/PCB/系統(tǒng)的設計正在遭遇日益突出的信號完整性問題。 高于100MHz時鐘的高頻產(chǎn)品，被模糊地稱作高速數(shù)字芯片和系統(tǒng)。嚴格講：高頻不一定高速；低頻也不見得低速。 準確地說，當系統(tǒng)中數(shù)字信號的上升邊小于

5、1納秒(ns)時，我們才稱之為高速運行。此時互連不再透明，有可能對電路和系統(tǒng)造成顛覆性后果。 信號不完整，是互連不當遭遇高速才會出現(xiàn)的直接結果。,7,PPT學習交流,0.2 互連的范疇 所有電子產(chǎn)品都可以解釋為元器件及其互連。說到底，都可以看作是靠不同層次下互連“編織”成的作品。 物理互連（Interconnect ）包括四個層次：芯片內連線、芯片封裝、PCB及系統(tǒng)互連。它們決定高速信號、數(shù)據(jù)和電源質量。三個高密度載體為：芯片系統(tǒng)SOC、板級系統(tǒng)SOB、封裝系統(tǒng)SOP。 各層次真實的互連線有：芯片內各種連線及孔、壓焊點、封裝引線、引腳；PCB板的線接頭、線條、過孔、接插件；各種連接電纜。此外，

6、還涵蓋各種無源元件；電阻、電容、電感；以及介質、基板、屏蔽盒、機箱、機架等。而各個層次的器件則另當別論。把它們看作驅動源和接收器宏模型。,8,PPT學習交流,圖0-0 五種PCB及系統(tǒng)級中的互連線條形式,9,PPT學習交流,電路圖給出元器件及其互連關系。而同一個網(wǎng)絡，電屬性相同，其互連拓撲關系可能如下：點到點；星簇(star cluster)是每個器件通過長度相等的傳輸線連接到中心節(jié)點上；菊花鏈(daisy chain) 是一條長傳輸線從每個器件附近經(jīng)過，器件通過短樁線連在主傳輸線上。,點到點 近、遠端簇 菊花鏈 周期性加載,圖0-1 單個網(wǎng)絡的各種互連拓撲情況,10,PPT學習交流,圖0-2

7、 高速IEEE-1394視頻采集系統(tǒng),11,PPT學習交流,0.3 信號完整性分類 信號完整性討論的主要對象是數(shù)字信號，人們談的只有數(shù)字信號完整性，一般不說模擬信號的完整性。這是由于數(shù)字信號的非理想退化而呈現(xiàn)的一種模擬效應。主要內因是非常短的數(shù)字信號前后沿(簡稱前沿)包含大量豐富的高頻成分。 按照通常的說法，目前信號完整性研究主要分為芯片和PCB兩個著力點。二者原理上相通、技術上有別。 SI的分析和測量，有時域和頻域兩類視點和途徑。,12,PPT學習交流,物理互連本身的電阻、電容、電感和傳輸線效應影響了系統(tǒng)性能。SI分析一書的作者Eric將后果歸結為四類SI問題： 反射(reflection)

8、； 串擾(crosstalk)； 電源軌道塌陷(rail collapse)； 電磁干擾(EMI)。 此種劃分系一家之言！該書屬入門讀物，后兩種涉及不深。,13,PPT學習交流,圖0-3 四種信號完整性問題圖解,14,PPT學習交流,Eric研究信號完整性時，將互連對系統(tǒng)電氣性能的影響從本質上歸結為四類噪音問題：反射、串擾、電源噪聲（SSN引起軌道塌陷）、EMI。需要創(chuàng)建各種互連線模型來分析其對系統(tǒng)帶來的干擾和噪聲。 反射（reflection）是指傳輸線上有回波（echo）。信號功率（電壓和電流）的一部分經(jīng)傳輸線上傳輸?shù)截撦d端，但有一部分被反射回來形成振鈴（ringing）。 過沖（over

9、shoot）：第一個峰值或谷值超過設定電壓； 下沖（undershoot）：緊鄰的下一個谷值或峰值超過設定電壓； 振鈴（ringing）：反復出現(xiàn)過沖和下沖。,15,PPT學習交流,圖0-4 實際互連的阻抗不匹配示例，多分支更是如此,16,PPT學習交流,圖0-5 振鈴曲線，是由于阻抗不匹配造成的反射所致,17,PPT學習交流,圖0-6 PCB 板上單線條接有源端串接電阻40(紅色)、無源端串聯(lián)端接電阻(藍色)負載端不同的電壓信號,18,PPT學習交流,串擾(crosstalk)是指在兩個不同的電性能網(wǎng)絡之間的互作用。發(fā)出串擾的一方稱為Aggressor，而被干擾的網(wǎng)絡稱為Victim。通常，

10、每一個網(wǎng)絡既是Aggressor，又是Victim。,19,PPT學習交流,圖0-7 互連線的遠端和近端串擾情況,20,PPT學習交流,電源噪聲主要指同步開關噪聲(SSN)。 地彈是返回路徑中兩點之間的電壓，它是由于回路中電流突然變化而產(chǎn)生的。當流經(jīng)接地回路電感上的電流變化時，在接地回路導線上產(chǎn)生的電壓稱之為地彈。 電源分布系統(tǒng)(PDS)中軌道塌陷，是指由于地/電源網(wǎng)絡中阻抗上的壓降引起末端受供電器件端的凈電壓不足或過高。,21,PPT學習交流,圖0-8 三種電源噪聲和地彈情況,22,PPT學習交流,23,PPT學習交流,圖0-9 PCB的EMI情況,24,PPT學習交流,有損傳輸線引起數(shù)據(jù)完

11、整性(DI)問題,有損傳輸線引起上升邊退化，從而引起符號間干擾或ISI，進而形成抖動，造成所謂的數(shù)據(jù)不完整問題。 當頻率大于1GHz時，介質損耗的增長與頻率成正比，而導線損耗與頻率的平方根成正比(注意此處的自變量為頻率)。 FR4的介質損耗危害程度示例：當傳輸10inch后，上升邊將增加到100ps。,25,PPT學習交流,圖0-10 由于有損線造成的上升邊退化,26,PPT學習交流,27,PPT學習交流,28,PPT學習交流,29,PPT學習交流,SI的四種分析、描述手段和途徑,經(jīng)驗法則； 解析近似； 數(shù)值仿真 (有場和路兩種途徑)； 實際測量。,30,PPT學習交流,SI仿真用軟件,SPI

12、CE（側重IC的仿真程序） Mentor公司：Hyperlynx Candence公司：SigXP（SigXplorer） Agilent公司：ADS Ansoft: HFSS（高頻結構仿真器）、SI2D,31,PPT學習交流,32,PPT學習交流,0.5 信號完整性測量技術 測量高速互連的三種主要儀器,阻抗分析儀； 矢量網(wǎng)絡分析儀(VNA)； 時域反射儀(TDR)。,33,PPT學習交流,34,PPT學習交流,阻抗分析儀：頻域, 正弦電流源+電壓表(直接測)； 矢量網(wǎng)絡分析儀(VNA)：頻域, 電壓源電壓表(間接測)； 時域反射儀(TDR)：時域, 信號源示波器(間接測)。,35,PPT學習

13、交流,36,PPT學習交流,37,PPT學習交流,圖0-11 同一個信號線其返回路徑變更的示例： 信號線從1穿過電源2、地平面3到達4。返回電流經(jīng)由電源、地平面間的容性耦合，從第3層跳到第2層。,38,PPT學習交流,39,PPT學習交流,40,PPT學習交流,41,PPT學習交流,42,PPT學習交流,43,PPT學習交流,44,PPT學習交流,45,PPT學習交流,46,PPT學習交流,0.8 高速互連設計初步 高速互連是信號不完整的直接根源。為此，必須針對性設計互連的結構與參數(shù)；盡可能在全面系統(tǒng)級仿真之后再做硬件實現(xiàn)。 解決信號完整性問題，只能采用新的設計方法學和新的策略，新技術的內涵是： 采用分析工具與技術，對芯片和系統(tǒng)按規(guī)則設計、建模仿真及輔助測量。 在制造事先加事后，完成對信號完整性的設計和驗證。,47,PPT學習交流,目前通信中采用并串/串并轉換(SERDES)實現(xiàn)高速數(shù)據(jù)傳輸行之有效。時鐘信息被嵌入到比特流中，從數(shù)據(jù)流中再恢復時鐘和數(shù)據(jù)(稱為CDR,Clock & Data Recovery)。 采用Serdes的效果是降低了PCB板布線密度；又提供了點對點的連接；免除了容易出問題的時鐘樹。 最高數(shù)據(jù)率已經(jīng)可以達到10Gbps。在每