信號(hào)完整性分析第一講ppt課件

1、高速電路與系統(tǒng)互連設(shè)計(jì)中 信號(hào)完整性(SI)分析 (之1-20：高速互連與信號(hào)完整性的關(guān)系),1,PPT學(xué)習(xí)交流,Interconnect 設(shè)計(jì) & SI 分析 物理互連(Interconnect)包括：芯片內(nèi)、外連接；PCB內(nèi)、外連接等。 信號(hào)完整性(SI，Signal Integrity) ，是指信號(hào)電壓(電流)波形的完好程度。 高速條件下的不當(dāng)互連設(shè)計(jì)破壞了信號(hào)完整性。,2,PPT學(xué)習(xí)交流,正是信號(hào)完整性引出了發(fā)生在我們身邊的深刻變化。面對(duì)下列事實(shí)，需要想一想： 為什么計(jì)算機(jī)配置中用USB2.0接口取代了打印機(jī)并口？ 為什么新的FPGA芯片中增加了RSDS(降低擺幅差分信令)、LVDS(

2、低壓差分信令)模塊及接口設(shè)計(jì)？ 什么樣的接口更適合嚴(yán)酷的實(shí)時(shí)圖像信號(hào)采集與傳輸？ 是USB還是IEEE1394？是1394a還是b? 高速系統(tǒng)設(shè)計(jì)的瓶頸是什么？是否需要檢討我國過去對(duì)信號(hào)完整性的研究和應(yīng)用的現(xiàn)狀？,3,PPT學(xué)習(xí)交流,SI對(duì)國內(nèi)是既生疏又熟悉。原先對(duì)付干擾、噪聲的“三大法寶”是：接地、濾波、屏蔽，顯得非常感性和粗放，已經(jīng)嚴(yán)重落后。現(xiàn)在對(duì)SI量化和細(xì)化的研究逐漸呈現(xiàn)出濃厚的熱情，已經(jīng)有了一定的基礎(chǔ)。 電子設(shè)計(jì)師需要普及SI知識(shí)，了解高速電路互連的SI機(jī)理，掌握SI分析與互連設(shè)計(jì)。 近期翻譯出版四本譯著：信號(hào)完整性分析、數(shù)字信號(hào)完整性、抖動(dòng)、噪聲與信號(hào)完整性、芯片及系統(tǒng)中的電源完整

3、性建模與設(shè)計(jì),4,PPT學(xué)習(xí)交流,0.0 信號(hào)完整性含義 英文中的人格完整性（personalintegrity）,指正直、忠誠、完美。中文沒有，但可以對(duì)“完整”這一詞義加以類比。其他還有電源完整性、數(shù)據(jù)完整性、電磁完整性。熱完整性等。 信號(hào)完整性（SI），是指信號(hào)電壓（電流）完美的波形形狀及質(zhì)量。由于物理互連造成的干擾和噪音，使得連線上信號(hào)的波形外觀變差，出現(xiàn)了非正常形狀的變形，稱為信號(hào)完整性被破壞。信號(hào)完整性問題是物理互連在高速情況下的直接結(jié)果。 信號(hào)完整性強(qiáng)調(diào)信號(hào)在電路中產(chǎn)生正確響應(yīng)的能力。,5,PPT學(xué)習(xí)交流,廣義信號(hào)完整性(SI)泛指由各種信號(hào)、數(shù)據(jù)、電源互連線引起的所有電壓、電流不

4、正?，F(xiàn)象，包括：噪聲、干擾、時(shí)序抖動(dòng)、數(shù)據(jù)傳輸?shù)取?狹義的信號(hào)完整性，是指信號(hào)電壓(電流)波形的形狀及質(zhì)量,主要包括反射和串?dāng)_。物理互連將其上面的信號(hào)波形變差(退化)，出現(xiàn)了非正常形變，稱為信號(hào)完整性被破壞。噪聲可以轉(zhuǎn)化為抖動(dòng)，見DSI2.65式。 信號(hào)完整性退化是物理互連設(shè)計(jì)不當(dāng)又工作在高速環(huán)境下的直接后果。,6,PPT學(xué)習(xí)交流,0.1 高速的含義 現(xiàn)代數(shù)字電子系統(tǒng)正在突破1GHz的壁壘，芯片/PCB/系統(tǒng)的設(shè)計(jì)正在遭遇日益突出的信號(hào)完整性問題。 高于100MHz時(shí)鐘的高頻產(chǎn)品，被模糊地稱作高速數(shù)字芯片和系統(tǒng)。嚴(yán)格講：高頻不一定高速；低頻也不見得低速。 準(zhǔn)確地說，當(dāng)系統(tǒng)中數(shù)字信號(hào)的上升邊小于

5、1納秒(ns)時(shí)，我們才稱之為高速運(yùn)行。此時(shí)互連不再透明，有可能對(duì)電路和系統(tǒng)造成顛覆性后果。 信號(hào)不完整，是互連不當(dāng)遭遇高速才會(huì)出現(xiàn)的直接結(jié)果。,7,PPT學(xué)習(xí)交流,0.2 互連的范疇 所有電子產(chǎn)品都可以解釋為元器件及其互連。說到底，都可以看作是靠不同層次下互連“編織”成的作品。 物理互連（Interconnect ）包括四個(gè)層次：芯片內(nèi)連線、芯片封裝、PCB及系統(tǒng)互連。它們決定高速信號(hào)、數(shù)據(jù)和電源質(zhì)量。三個(gè)高密度載體為：芯片系統(tǒng)SOC、板級(jí)系統(tǒng)SOB、封裝系統(tǒng)SOP。 各層次真實(shí)的互連線有：芯片內(nèi)各種連線及孔、壓焊點(diǎn)、封裝引線、引腳；PCB板的線接頭、線條、過孔、接插件；各種連接電纜。此外，

6、還涵蓋各種無源元件；電阻、電容、電感；以及介質(zhì)、基板、屏蔽盒、機(jī)箱、機(jī)架等。而各個(gè)層次的器件則另當(dāng)別論。把它們看作驅(qū)動(dòng)源和接收器宏模型。,8,PPT學(xué)習(xí)交流,圖0-0 五種PCB及系統(tǒng)級(jí)中的互連線條形式,9,PPT學(xué)習(xí)交流,電路圖給出元器件及其互連關(guān)系。而同一個(gè)網(wǎng)絡(luò)，電屬性相同，其互連拓?fù)潢P(guān)系可能如下：點(diǎn)到點(diǎn)；星簇(star cluster)是每個(gè)器件通過長度相等的傳輸線連接到中心節(jié)點(diǎn)上；菊花鏈(daisy chain) 是一條長傳輸線從每個(gè)器件附近經(jīng)過，器件通過短樁線連在主傳輸線上。,點(diǎn)到點(diǎn) 近、遠(yuǎn)端簇 菊花鏈 周期性加載,圖0-1 單個(gè)網(wǎng)絡(luò)的各種互連拓?fù)淝闆r,10,PPT學(xué)習(xí)交流,圖0-2

7、 高速IEEE-1394視頻采集系統(tǒng),11,PPT學(xué)習(xí)交流,0.3 信號(hào)完整性分類 信號(hào)完整性討論的主要對(duì)象是數(shù)字信號(hào)，人們談的只有數(shù)字信號(hào)完整性，一般不說模擬信號(hào)的完整性。這是由于數(shù)字信號(hào)的非理想退化而呈現(xiàn)的一種模擬效應(yīng)。主要內(nèi)因是非常短的數(shù)字信號(hào)前后沿(簡稱前沿)包含大量豐富的高頻成分。 按照通常的說法，目前信號(hào)完整性研究主要分為芯片和PCB兩個(gè)著力點(diǎn)。二者原理上相通、技術(shù)上有別。 SI的分析和測量，有時(shí)域和頻域兩類視點(diǎn)和途徑。,12,PPT學(xué)習(xí)交流,物理互連本身的電阻、電容、電感和傳輸線效應(yīng)影響了系統(tǒng)性能。SI分析一書的作者Eric將后果歸結(jié)為四類SI問題： 反射(reflection)

8、； 串?dāng)_(crosstalk)； 電源軌道塌陷(rail collapse)； 電磁干擾(EMI)。 此種劃分系一家之言！該書屬入門讀物，后兩種涉及不深。,13,PPT學(xué)習(xí)交流,圖0-3 四種信號(hào)完整性問題圖解,14,PPT學(xué)習(xí)交流,Eric研究信號(hào)完整性時(shí)，將互連對(duì)系統(tǒng)電氣性能的影響從本質(zhì)上歸結(jié)為四類噪音問題：反射、串?dāng)_、電源噪聲（SSN引起軌道塌陷）、EMI。需要?jiǎng)?chuàng)建各種互連線模型來分析其對(duì)系統(tǒng)帶來的干擾和噪聲。 反射（reflection）是指傳輸線上有回波（echo）。信號(hào)功率（電壓和電流）的一部分經(jīng)傳輸線上傳輸?shù)截?fù)載端，但有一部分被反射回來形成振鈴（ringing）。 過沖（over

9、shoot）：第一個(gè)峰值或谷值超過設(shè)定電壓； 下沖（undershoot）：緊鄰的下一個(gè)谷值或峰值超過設(shè)定電壓； 振鈴（ringing）：反復(fù)出現(xiàn)過沖和下沖。,15,PPT學(xué)習(xí)交流,圖0-4 實(shí)際互連的阻抗不匹配示例，多分支更是如此,16,PPT學(xué)習(xí)交流,圖0-5 振鈴曲線，是由于阻抗不匹配造成的反射所致,17,PPT學(xué)習(xí)交流,圖0-6 PCB 板上單線條接有源端串接電阻40(紅色)、無源端串聯(lián)端接電阻(藍(lán)色)負(fù)載端不同的電壓信號(hào),18,PPT學(xué)習(xí)交流,串?dāng)_(crosstalk)是指在兩個(gè)不同的電性能網(wǎng)絡(luò)之間的互作用。發(fā)出串?dāng)_的一方稱為Aggressor，而被干擾的網(wǎng)絡(luò)稱為Victim。通常，

10、每一個(gè)網(wǎng)絡(luò)既是Aggressor，又是Victim。,19,PPT學(xué)習(xí)交流,圖0-7 互連線的遠(yuǎn)端和近端串?dāng)_情況,20,PPT學(xué)習(xí)交流,電源噪聲主要指同步開關(guān)噪聲(SSN)。 地彈是返回路徑中兩點(diǎn)之間的電壓，它是由于回路中電流突然變化而產(chǎn)生的。當(dāng)流經(jīng)接地回路電感上的電流變化時(shí)，在接地回路導(dǎo)線上產(chǎn)生的電壓稱之為地彈。 電源分布系統(tǒng)(PDS)中軌道塌陷，是指由于地/電源網(wǎng)絡(luò)中阻抗上的壓降引起末端受供電器件端的凈電壓不足或過高。,21,PPT學(xué)習(xí)交流,圖0-8 三種電源噪聲和地彈情況,22,PPT學(xué)習(xí)交流,23,PPT學(xué)習(xí)交流,圖0-9 PCB的EMI情況,24,PPT學(xué)習(xí)交流,有損傳輸線引起數(shù)據(jù)完

11、整性(DI)問題,有損傳輸線引起上升邊退化，從而引起符號(hào)間干擾或ISI，進(jìn)而形成抖動(dòng)，造成所謂的數(shù)據(jù)不完整問題。 當(dāng)頻率大于1GHz時(shí)，介質(zhì)損耗的增長與頻率成正比，而導(dǎo)線損耗與頻率的平方根成正比(注意此處的自變量為頻率)。 FR4的介質(zhì)損耗危害程度示例：當(dāng)傳輸10inch后，上升邊將增加到100ps。,25,PPT學(xué)習(xí)交流,圖0-10 由于有損線造成的上升邊退化,26,PPT學(xué)習(xí)交流,27,PPT學(xué)習(xí)交流,28,PPT學(xué)習(xí)交流,29,PPT學(xué)習(xí)交流,SI的四種分析、描述手段和途徑,經(jīng)驗(yàn)法則； 解析近似； 數(shù)值仿真 (有場和路兩種途徑)； 實(shí)際測量。,30,PPT學(xué)習(xí)交流,SI仿真用軟件,SPI

12、CE（側(cè)重IC的仿真程序） Mentor公司：Hyperlynx Candence公司：SigXP（SigXplorer） Agilent公司：ADS Ansoft: HFSS（高頻結(jié)構(gòu)仿真器）、SI2D,31,PPT學(xué)習(xí)交流,32,PPT學(xué)習(xí)交流,0.5 信號(hào)完整性測量技術(shù) 測量高速互連的三種主要儀器,阻抗分析儀； 矢量網(wǎng)絡(luò)分析儀(VNA)； 時(shí)域反射儀(TDR)。,33,PPT學(xué)習(xí)交流,34,PPT學(xué)習(xí)交流,阻抗分析儀：頻域, 正弦電流源+電壓表(直接測)； 矢量網(wǎng)絡(luò)分析儀(VNA)：頻域, 電壓源電壓表(間接測)； 時(shí)域反射儀(TDR)：時(shí)域, 信號(hào)源示波器(間接測)。,35,PPT學(xué)習(xí)

13、交流,36,PPT學(xué)習(xí)交流,37,PPT學(xué)習(xí)交流,圖0-11 同一個(gè)信號(hào)線其返回路徑變更的示例： 信號(hào)線從1穿過電源2、地平面3到達(dá)4。返回電流經(jīng)由電源、地平面間的容性耦合，從第3層跳到第2層。,38,PPT學(xué)習(xí)交流,39,PPT學(xué)習(xí)交流,40,PPT學(xué)習(xí)交流,41,PPT學(xué)習(xí)交流,42,PPT學(xué)習(xí)交流,43,PPT學(xué)習(xí)交流,44,PPT學(xué)習(xí)交流,45,PPT學(xué)習(xí)交流,46,PPT學(xué)習(xí)交流,0.8 高速互連設(shè)計(jì)初步 高速互連是信號(hào)不完整的直接根源。為此，必須針對(duì)性設(shè)計(jì)互連的結(jié)構(gòu)與參數(shù)；盡可能在全面系統(tǒng)級(jí)仿真之后再做硬件實(shí)現(xiàn)。 解決信號(hào)完整性問題，只能采用新的設(shè)計(jì)方法學(xué)和新的策略，新技術(shù)的內(nèi)涵是： 采用分析工具與技術(shù)，對(duì)芯片和系統(tǒng)按規(guī)則設(shè)計(jì)、建模仿真及輔助測量。 在制造事先加事后，完成對(duì)信號(hào)完整性的設(shè)計(jì)和驗(yàn)證。,47,PPT學(xué)習(xí)交流,目前通信中采用并串/串并轉(zhuǎn)換(SERDES)實(shí)現(xiàn)高速數(shù)據(jù)傳輸行之有效。時(shí)鐘信息被嵌入到比特流中，從數(shù)據(jù)流中再恢復(fù)時(shí)鐘和數(shù)據(jù)(稱為CDR,Clock & Data Recovery)。 采用Serdes的效果是降低了PCB板布線密度；又提供了點(diǎn)對(duì)點(diǎn)的連接；免除了容易出問題的時(shí)鐘樹。 最高數(shù)據(jù)率已經(jīng)可以達(dá)到10Gbps。在每