計(jì)數(shù)器的設(shè)計(jì)2014.ppt

1、數(shù)字邏輯與數(shù)字系統(tǒng)實(shí)驗(yàn),電子電工中心,實(shí)驗(yàn)七：計(jì)數(shù)器的設(shè)計(jì),掌握計(jì)數(shù)器電路的設(shè)計(jì)方法 學(xué)會利用集成計(jì)數(shù)器電路設(shè)計(jì)不同進(jìn)制計(jì)數(shù)器 學(xué)會Verilog語言狀態(tài)機(jī)法計(jì)數(shù)器,實(shí)驗(yàn)?zāi)康?實(shí)驗(yàn)原理,計(jì)數(shù)器的設(shè)計(jì),1、什么是計(jì)數(shù)器 計(jì)數(shù)器可以實(shí)現(xiàn)計(jì)數(shù)（分頻）、定時(shí)、產(chǎn)生節(jié)拍脈沖等。 集成計(jì)數(shù)器通常具有計(jì)數(shù)、保持、預(yù)置數(shù)、清零(置0)等多種 功能。 2、計(jì)數(shù)器分類 按進(jìn)位方式，分為同步和異步計(jì)數(shù)器； 按進(jìn)位制，分為模二、模十和任意模計(jì)數(shù)器； 按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器； 按集成度，分為小規(guī)模與中規(guī)模集成計(jì)數(shù)器； 中規(guī)模集成計(jì)數(shù)器功能完善，具有自擴(kuò)展特性，所以通用性很強(qiáng)。因此要求學(xué)生能看懂功能表，并

2、且能熟練使用集成計(jì)數(shù)器。,有關(guān)計(jì)數(shù)器,實(shí)驗(yàn)原理,計(jì)數(shù)器的設(shè)計(jì),同步集成計(jì)數(shù)器74LS160,74LS160是十進(jìn)制同步加法計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置、和清零功能,實(shí)驗(yàn)原理,計(jì)數(shù)器的設(shè)計(jì),實(shí)驗(yàn)原理,計(jì)數(shù)器的設(shè)計(jì),1異步置0功能。 QDQCQBQA=0000。2同步并行置數(shù)功能。CLR=1、LDN =0時(shí)，在CP上升沿作用下， QDQCQBQA=dcba。3計(jì)數(shù)功能。 CRN =LDN =1;ENP =ENT =1時(shí)，在CP的作用下，按照8421BCD碼進(jìn)行十進(jìn)制加法計(jì)數(shù)。4保持功能。當(dāng)CRN =LDN =1、且ENP ENT = 0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。,實(shí)驗(yàn)內(nèi)容1,計(jì)數(shù)器的設(shè)計(jì),1.1 7

3、4160十進(jìn)制計(jì)數(shù)器測試,實(shí)驗(yàn)內(nèi)容1,計(jì)數(shù)器的設(shè)計(jì),1.2 74160十進(jìn)制計(jì)數(shù)器仿真波形圖,實(shí)驗(yàn)內(nèi)容1,計(jì)數(shù)器的設(shè)計(jì),1.3 74160十進(jìn)制計(jì)數(shù)器仿真測試表1,實(shí)驗(yàn)內(nèi)容2,計(jì)數(shù)器的設(shè)計(jì),2.1 六進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法清零法仿真電路,第一種：清零法,實(shí)驗(yàn)內(nèi)容2,計(jì)數(shù)器的設(shè)計(jì),2.2 六進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法清零法仿真圖,第一種：清零法,實(shí)驗(yàn)內(nèi)容2,計(jì)數(shù)器的設(shè)計(jì),2.3 六進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法清零法完整下載電路,第一種：清零法,實(shí)驗(yàn)內(nèi)容2,計(jì)數(shù)器設(shè)計(jì),2.4 清零法六進(jìn)制計(jì)數(shù)器測試 實(shí)驗(yàn)步驟：,新建項(xiàng)目或打開項(xiàng)目 -*.qpf； 新建原理圖文件-*.bdf； 編譯；建仿真波形文件-*.vwf；

4、分配管腳:為輸入輸出信號分析管腳，編譯，生成_*.sof文件，下載。,實(shí)驗(yàn)內(nèi)容2,計(jì)數(shù)器的設(shè)計(jì),2.5 清零法六進(jìn)制計(jì)數(shù)器測試表2,注意：LED燈亮輸出記為“0”，否則記“1”,實(shí)驗(yàn)內(nèi)容3,計(jì)數(shù)器的設(shè)計(jì),第二種：置數(shù)法,3.1 六進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法置數(shù)法仿真電路,實(shí)驗(yàn)內(nèi)容2,計(jì)數(shù)器的設(shè)計(jì),3.2 六進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法置數(shù)法仿真圖,第二種：置數(shù)法,實(shí)驗(yàn)內(nèi)容3,計(jì)數(shù)器的設(shè)計(jì),3.3六進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法置數(shù)法數(shù)碼顯示完整電路,實(shí)驗(yàn)內(nèi)容3,計(jì)數(shù)器的設(shè)計(jì),3.4 置數(shù)法六進(jìn)制計(jì)數(shù)器測試表2,實(shí)驗(yàn)內(nèi)容4,計(jì)數(shù)器的設(shè)計(jì),4.1 Verilog語言設(shè)計(jì)計(jì)數(shù)器狀態(tài)機(jī)法設(shè)計(jì)星期電路,利用狀態(tài)機(jī)法設(shè)計(jì)星期電路

5、，要求顯示星期1、2、3、4、5、6及星期日（可用數(shù)字8代替）； 狀態(tài)機(jī)法：always加case語句，即可實(shí)現(xiàn)狀態(tài)轉(zhuǎn)移圖的描述。 星期的狀態(tài)轉(zhuǎn)移圖為：,1,2,3,4,5,6,8,實(shí)驗(yàn)內(nèi)容4,計(jì)數(shù)器的設(shè)計(jì),module counter1( week,PR,clk); input PR,clk; output week; reg3:0 week; reg 3:0state; parameter s1=4d1,s2=4d2, s3=4d3,s4=4d4, s5=4d5,s6=4d6, s8=4d8;,always (posedge clk ) begin if(PR) week=s1; else

6、 begin case(state) s1: begin state=s2;week=state; end s2: begin state=s3;week=state; end s3: begin state=s4;week=state; end s4: begin state=s5;week=state; end s5: begin state=s6;week=state; end s6: begin state=s8;week=state; end s8: begin state=s1;week=state; end endcase end end endmodule,實(shí)驗(yàn)內(nèi)容4,計(jì)數(shù)器的設(shè)計(jì),3.2 狀態(tài)機(jī)