第六章總線系統(tǒng).ppt

1、1.第6章，總線系統(tǒng)，背面，2。本章首先介紹了總線系統(tǒng)的一些基本概念和技術(shù)。在此基礎(chǔ)上，詳細(xì)介紹了當(dāng)前實(shí)用的PCI總線和流行的InfiniBand標(biāo)準(zhǔn)。6.1總線概念和結(jié)構(gòu)形式6.2總線接口6.3總線仲裁6.4總線時(shí)序和數(shù)據(jù)傳輸模式6.5 HOST總線和PCI總線6，6 InfiniBand標(biāo)準(zhǔn)，3，6.1總線概念和結(jié)構(gòu)形式，總線基本概念總線連接模式總線內(nèi)部結(jié)構(gòu)示例，4，6.1.1總線基本概念，數(shù)字計(jì)算機(jī)由幾個(gè)系統(tǒng)功能組件組成，它們可以通過協(xié)同工作形成總線定義：計(jì)算機(jī)的幾個(gè)功能組件之間不可能完全互連，因此需要有一個(gè)公共的信息通道，即總線總線是計(jì)算機(jī)系統(tǒng)的互連機(jī)制，是多個(gè)系統(tǒng)功能組件之間數(shù)據(jù)傳輸

2、的公共通道。借助總線連接，計(jì)算機(jī)實(shí)現(xiàn)了各系統(tǒng)功能部件之間的地址、數(shù)據(jù)和控制信息的交換，并在爭(zhēng)奪資源的基礎(chǔ)上工作。5.6.1.1總線的基本概念可以分為以下幾類：內(nèi)部總線：連接中央處理器內(nèi)部寄存器和算術(shù)部件的總線。系統(tǒng)總線：外部總線。連接中央處理器和計(jì)算機(jī)系統(tǒng)中其他高速功能部件的總線。輸入輸出總線：連接中低速輸入輸出設(shè)備的總線。6.6.1.1公共汽車的基本概念。客車的特性可分為物理特性、功能特性、電氣特性和時(shí)間特性。物理特性：總線的物理連接方式(數(shù)量、插頭插座形狀、引腳排列方式)功能特性：每條線路的功能電氣特性：每條線路的信號(hào)傳輸方向和有效電平范圍。時(shí)間特性：指定每條總線何時(shí)有效。7、6.1.1總

3、線的基本概念、相同的指令系統(tǒng)和相同的功能、不同制造商生產(chǎn)的功能組件在實(shí)現(xiàn)方法上幾乎不相同，但不同制造商生產(chǎn)的相同功能組件可以互換使用。原因是什么？為了使不同制造商生產(chǎn)的相同功能部件可以互換，有必要對(duì)系統(tǒng)總線進(jìn)行標(biāo)準(zhǔn)化。目前，已經(jīng)出現(xiàn)了許多總線標(biāo)準(zhǔn)，如PCI、ISA等。利用標(biāo)準(zhǔn)總線的優(yōu)勢(shì)簡(jiǎn)化了系統(tǒng)設(shè)計(jì)和結(jié)構(gòu)，提高了系統(tǒng)可靠性，便于系統(tǒng)擴(kuò)展和更新。8 . 6 . 1 . 1總線、總線帶寬的基本概念：總線本身能夠達(dá)到的最高傳輸速率。在一次操作中可以傳輸?shù)臄?shù)據(jù)位數(shù)是S100 8位，ISA 16位，EISA 32位，PCI-2 64位。總線寬度不會(huì)超過微處理器外部數(shù)據(jù)總線的寬度。示例1 (1)假設(shè)一個(gè)總

4、線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33兆赫茲，那么總線帶寬是多少？(2)如果在一個(gè)總線周期內(nèi)并行傳輸64位數(shù)據(jù)，總線時(shí)鐘頻率將升至66兆赫，總線帶寬是多少？解決方案：(1)用Dr表示總線帶寬，用T=1/f表示總線時(shí)鐘周期，用D表示一個(gè)總線周期內(nèi)傳輸?shù)臄?shù)據(jù)量。根據(jù)定義，Dr=D/T=D(1/T)=DF=4b 33106/S=132 MB/S(2)64位=8BDR=DF獨(dú)立系統(tǒng)中有兩種基本類型的總線結(jié)構(gòu)：?jiǎn)慰偩€：?jiǎn)蜗到y(tǒng)總線用于連接中央處理器、內(nèi)存和輸入/輸出設(shè)備。單總線結(jié)構(gòu)的特點(diǎn)：在單總線結(jié)構(gòu)中，連接到總線的邏輯部件必須高速運(yùn)行，這樣當(dāng)一些設(shè)備需要使用總線時(shí)，它們可以快速獲得總線控制權(quán)；當(dāng)

5、總線不再使用時(shí)，它可以迅速放棄總線的控制權(quán)。否則，總線會(huì)被各種功能組件共享，這可能會(huì)導(dǎo)致很大的時(shí)間延遲。單總線結(jié)構(gòu)單系統(tǒng)總線用于連接中央處理器、主存儲(chǔ)器和輸入輸出設(shè)備，這種結(jié)構(gòu)稱為單總線結(jié)構(gòu)。此時(shí)，連接到總線的邏輯組件必須高速運(yùn)行，以便一些設(shè)備在需要使用總線時(shí)能夠快速獲得總線控制權(quán)；當(dāng)總線不再使用時(shí)，它可以迅速放棄總線的控制權(quán)。6.1.2總線連接模式，12，(1)取指令：當(dāng)中央處理器取指令時(shí)，它首先將程序計(jì)數(shù)器中的地址連同控制信息一起發(fā)送到總線。在“取指令”的情況下，地址是主存儲(chǔ)器地址。此時(shí)，由該地址指定的主存儲(chǔ)單元的內(nèi)容必須是一條指令，并將被傳送到中央處理器。(2)數(shù)據(jù)傳輸：取指令后，中央處

6、理器檢查操作碼。操作碼指定如何處理數(shù)據(jù)，以及數(shù)據(jù)是流入還是流出中央處理器。(3)輸入輸出操作：如果指令地址字段對(duì)應(yīng)外圍設(shè)備地址，則外圍設(shè)備解碼器響應(yīng)，從而在中央處理器和對(duì)應(yīng)地址的外圍設(shè)備之間進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)傳輸?shù)姆较蛴芍噶畈僮鞔a決定。13，(4)直接存儲(chǔ)器存取操作：一些外圍設(shè)備也可以指定地址。如果外圍設(shè)備指定的地址對(duì)應(yīng)于一個(gè)主存儲(chǔ)器單元，則主存儲(chǔ)器響應(yīng)，并且在主存儲(chǔ)器和外圍設(shè)備之間執(zhí)行直接存儲(chǔ)器傳輸。(5)單總線結(jié)構(gòu)易于擴(kuò)展為多處理器系統(tǒng)：只需在系統(tǒng)總線上掛接多個(gè)處理器。雙總線結(jié)構(gòu)這種結(jié)構(gòu)保留了單總線系統(tǒng)簡(jiǎn)單易擴(kuò)展的優(yōu)點(diǎn)，但在中央處理器和主存儲(chǔ)器之間專門設(shè)置了一組高速存儲(chǔ)器總線，使中央處理器

7、可以通過專用總線與存儲(chǔ)器交換信息，減輕了系統(tǒng)總線的負(fù)擔(dān)。同時(shí)，主存儲(chǔ)器仍然可以實(shí)現(xiàn)系統(tǒng)總線和外設(shè)之間的直接存儲(chǔ)器存取操作，而不需要經(jīng)過中央處理器。當(dāng)然，這種雙總線系統(tǒng)是以增加硬件為代價(jià)的。三總線結(jié)構(gòu)它是在雙總線系統(tǒng)的基礎(chǔ)上增加輸入輸出總線而形成的。在直接存儲(chǔ)器存取模式下，數(shù)據(jù)直接在外圍設(shè)備和存儲(chǔ)器之間交換，而不經(jīng)過中央處理器，因此減少了中央處理器對(duì)數(shù)據(jù)輸入和輸出的控制，而“通道”模式進(jìn)一步提高了中央處理器的效率。事實(shí)上，通道是一種具有特殊功能的處理器，也稱為IOPs(I/O處理器)，它共享CPU的一些功能，以實(shí)現(xiàn)外設(shè)的統(tǒng)一管理以及外設(shè)和主存儲(chǔ)器之間的數(shù)據(jù)傳輸。顯然，由于IOP的增加，整個(gè)系統(tǒng)的

8、效率大大提高。然而，這是以增加更多硬件為代價(jià)的。16、17、6.1.2總線連接模式、多總線：多總線用于中央處理器、主存儲(chǔ)器和輸入輸出之間的互連，如圖所示。18、中央處理器、高速緩存、主存、橋接器、局域網(wǎng)接口、視頻接口、圖形接口、SCSI接口、擴(kuò)展總線接口、火線接口、系統(tǒng)總線、中央處理器總線、串行接口、現(xiàn)代接口、傳真接口、擴(kuò)展總線、4。多總線結(jié)構(gòu)支持大容量輸入/輸出設(shè)備，19，6.1.2總線連接模式，高速中央處理器總線：中央處理器和高速緩存之間使用系統(tǒng)總線，主存儲(chǔ)器與之相連。高速總線可與高速局域網(wǎng)(100兆字節(jié)/秒局域網(wǎng))、視頻接口、圖形接口、SCSI接口(支持本地磁盤驅(qū)動(dòng)器和其他外設(shè))和火線接

9、口(支持大容量輸入/輸出設(shè)備)連接。高速總線通過擴(kuò)展總線接口與擴(kuò)展總線相連，串行工作的輸入輸出設(shè)備可以連接在擴(kuò)展總線上。它們通過橋式中央處理器總線、系統(tǒng)總線和高速總線相互連接。從本質(zhì)上講，電橋是一種具有緩沖、轉(zhuǎn)換和控制功能的邏輯電路。多總線結(jié)構(gòu)是指高速、中速和低速設(shè)備同時(shí)連接到不同的總線上工作，從而提高總線的效率和吞吐量，并且處理器結(jié)構(gòu)的變化不影響高速總線。20、6.1.3總線內(nèi)部結(jié)構(gòu)，早期的總線內(nèi)部結(jié)構(gòu)如圖所示，它實(shí)際上是處理器芯片管腳的延伸，是處理器和輸入輸出設(shè)備適配器之間的通道。這種簡(jiǎn)單的總線一般由50100條線組成，根據(jù)它們的功能可以分為三類：地址線、數(shù)據(jù)線和控制線。21，22，6.1

10、.3總線。早期總線結(jié)構(gòu)的缺點(diǎn)是中央處理器是總線上唯一的主機(jī)。即使增加了具有簡(jiǎn)單仲裁邏輯的直接存儲(chǔ)器存取控制器來支持直接存儲(chǔ)器存取傳輸，仍然不能滿足多處理器環(huán)境的要求?？偩€信號(hào)是中央處理器管腳信號(hào)的延伸，因此總線結(jié)構(gòu)與中央處理器密切相關(guān)，通用性差。23、6.1.4總線內(nèi)部結(jié)構(gòu)，當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)，24、6.1.4總線內(nèi)部結(jié)構(gòu)，由地址線、數(shù)據(jù)線和控制線組成。它的結(jié)構(gòu)類似于簡(jiǎn)單總線，但它通常有32條地址線和32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線通常與地址線多路復(fù)用。仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。中斷和同步總線：用于優(yōu)先處理中斷操作，包括中斷請(qǐng)求線和中斷確認(rèn)線。公共線

11、：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線、上電或斷電定時(shí)信號(hào)線等。25，6.1.5總線結(jié)構(gòu)示例，大多數(shù)計(jì)算機(jī)采用分層多總線結(jié)構(gòu)。右邊是三層多總線結(jié)構(gòu)，即中央處理器總線、PCI總線和內(nèi)部總線。26、6.1.5總線結(jié)構(gòu)示例，奔騰機(jī)器的總線結(jié)構(gòu)分為三層：中央處理器總線、PCI總線和ISA總線。1.信息的傳輸方式在計(jì)算機(jī)系統(tǒng)中傳輸信息基本上有三種方式：串行傳輸、并行傳輸和分時(shí)傳輸為了速度和效率，在系統(tǒng)總線上傳輸?shù)男畔⒈仨毑⑿袀鬏?。分時(shí)傳輸是總線的分時(shí)復(fù)用。28、6.2總線接口，串行傳輸采用傳輸線，脈沖傳輸采用。主要優(yōu)點(diǎn)是只需要一條傳輸線，這對(duì)長(zhǎng)距離傳輸尤其重要。無論傳輸多少數(shù)據(jù)，只需要一條傳輸線，成

12、本相對(duì)較低。缺點(diǎn)是速度慢。29、6.2總線接口，每個(gè)數(shù)據(jù)位并行傳輸需要一條傳輸線，一般采用電位傳輸。分時(shí)傳輸總線復(fù)用或共享總線的組件使用總線分時(shí)。30，6.2總線接口，2?？偩€接口的基本概念，31，1。什么是接口：接口是輸入輸出設(shè)備適配器，特指通過總線連接在中央處理器、主存儲(chǔ)器和外圍設(shè)備之間的邏輯部件。2.接口功能：接口組件在兩個(gè)動(dòng)態(tài)連接的組件之間起到“轉(zhuǎn)換器”的作用，實(shí)現(xiàn)它們之間的信息傳輸。3.接口與中央處理器和外圍設(shè)備之間的連接：為了使所有外圍設(shè)備兼容并正確地協(xié)同工作，中央處理器規(guī)定了不同的信息傳輸控制方法。標(biāo)準(zhǔn)接口可以連接一個(gè)設(shè)備或多個(gè)設(shè)備。典型的接口通常具有以下功能：(1)控制接口通過

13、程序的指令信息控制外圍設(shè)備的動(dòng)作，如啟動(dòng)和關(guān)閉設(shè)備。(2)緩沖區(qū)-該接口用作外圍設(shè)備和計(jì)算機(jī)系統(tǒng)其他部分之間的緩沖區(qū)，以補(bǔ)償各種設(shè)備的速度差異。(3)狀態(tài)-接口監(jiān)控外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息。狀態(tài)信息包括數(shù)據(jù)“就緒”、“忙碌”、“錯(cuò)誤”等?？捎糜谥醒胩幚砥髟诓樵兺鈬O(shè)備時(shí)進(jìn)行分析。典型的接口通常具有以下功能：(4)轉(zhuǎn)換-接口可以完成任何所需的數(shù)據(jù)轉(zhuǎn)換，如并串轉(zhuǎn)換或串并轉(zhuǎn)換，以便數(shù)據(jù)可以在外圍設(shè)備和中央處理器之間正確傳輸。(5)完成該接口可以執(zhí)行一些特殊功能，如在必要時(shí)修改字計(jì)數(shù)器或當(dāng)前存儲(chǔ)器地址寄存器。(6)。程序中斷每當(dāng)外圍設(shè)備向中央處理器請(qǐng)求某個(gè)動(dòng)作時(shí)，接口就會(huì)向中央處理器發(fā)送一個(gè)中

14、斷請(qǐng)求信號(hào)。34，6.2總線接口，5:適配器有兩個(gè)方面必須有兩個(gè)接口：一個(gè)是與系統(tǒng)總線的接口，CPU和適配器之間的數(shù)據(jù)交換必須是并行模式；第二是與外圍設(shè)備的接口，適配器和外圍設(shè)備之間的數(shù)據(jù)交換可以是并行的，也可以是串行的。根據(jù)向外圍設(shè)備提供串行數(shù)據(jù)或并行數(shù)據(jù)的不同方式，適配器分為兩類：串行數(shù)據(jù)接口和并行數(shù)據(jù)接口。35，36，示例2字符以串行模式傳輸(如圖所示)，每秒傳輸?shù)奈粩?shù)通常稱為波特率。假設(shè)數(shù)據(jù)傳輸速率為120字符/秒，每個(gè)字符格式包含10位(起始位、停止位和8個(gè)數(shù)據(jù)位)。傳輸?shù)牟ㄌ芈适嵌嗌伲棵恳晃恍枰嗌贂r(shí)間？波特率為：10位120/s=1200波特。每個(gè)位Td占用的時(shí)間與波特率成反比：

15、TD=1/1200=0.83310-3s=0.833 ms，37，6.3總線仲裁。連接到總線的功能模塊有主動(dòng)和被動(dòng)兩種模式，在這兩種模式下，主機(jī)可以啟動(dòng)一個(gè)總線周期，而從機(jī)每次總線操作只能有一個(gè)主機(jī)，但可以有多個(gè)從機(jī)。為了解決多個(gè)功能模塊爭(zhēng)奪總線的問題，必須設(shè)置總線仲裁組件。總線占用期：主機(jī)持續(xù)控制總線的時(shí)間。根據(jù)總線仲裁電路的不同位置，仲裁模式分為集中式和分布式。38，主：控制總線完成數(shù)據(jù)傳輸從：被動(dòng)實(shí)現(xiàn)數(shù)據(jù)交換總線仲裁：對(duì)決定當(dāng)前控制總線的主設(shè)備進(jìn)行集中仲裁；中央仲裁器的分布式仲裁：比較各種主設(shè)備的仲裁數(shù)，確定在某一時(shí)刻，只有一個(gè)主設(shè)備可以控制總線，此時(shí)其他設(shè)備可以作為從設(shè)備，在某一時(shí)刻，

16、只有一個(gè)設(shè)備可以向總線發(fā)送數(shù)據(jù)。然而，多個(gè)設(shè)備可以從總線接收數(shù)據(jù)，39，6.3總線仲裁，1。集中式仲裁有三種集中式仲裁：鏈?zhǔn)讲樵兡Ｊ剑弘x中央仲裁器最近的設(shè)備優(yōu)先級(jí)最高，離總線控制器越遠(yuǎn)，優(yōu)先級(jí)越低。優(yōu)點(diǎn)：總線控制只需幾條線路就可以按一定的優(yōu)先順序?qū)崿F(xiàn)，這種鏈?zhǔn)浇Y(jié)構(gòu)便于設(shè)備擴(kuò)展。缺點(diǎn)：對(duì)詢問鏈的電路故障敏感，優(yōu)先級(jí)固定。40、集中仲裁：鏈查詢模式、輸入/輸出接口1、41、6.3總線仲裁、計(jì)數(shù)器計(jì)時(shí)查詢模式：當(dāng)總線上的任何設(shè)備需要使用總線時(shí)，它通過BR線路發(fā)送總線請(qǐng)求。在接收到請(qǐng)求信號(hào)后，中央仲裁器在基站線路為“0”時(shí)使計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)送到每個(gè)設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地

17、址識(shí)別電路。當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址一致時(shí)，設(shè)備設(shè)置“1”BS線以獲得總線使用權(quán)，然后停止計(jì)數(shù)查詢。每次計(jì)數(shù)可以從“0”開始，也可以從停止點(diǎn)開始。如果從“0”開始，每個(gè)設(shè)備的優(yōu)先級(jí)順序與鏈查詢方法相同，并且優(yōu)先級(jí)順序是固定的。如果從停止點(diǎn)開始，每個(gè)設(shè)備使用的總線具有相同的優(yōu)先級(jí)。42，6.3總線仲裁，計(jì)數(shù)器的初始值也可以由程序設(shè)置，這可以很容易地改變優(yōu)先級(jí)，但這種靈活性是以增加行數(shù)為代價(jià)的。改變優(yōu)先級(jí)很方便。43，集中仲裁：計(jì)數(shù)器計(jì)時(shí)查詢模式，輸入/輸出接口1，設(shè)備地址，44，6.3總線仲裁。在獨(dú)立請(qǐng)求模式下，共享總線的每個(gè)設(shè)備都有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備需要使用總線時(shí)，它會(huì)向設(shè)備發(fā)送請(qǐng)求信號(hào)。總線仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)某個(gè)優(yōu)先級(jí)順序決定哪個(gè)設(shè)備應(yīng)該首先響應(yīng)請(qǐng)求，并給該設(shè)備一個(gè)授權(quán)信號(hào)BGi。45、6.3總線仲裁和獨(dú)立請(qǐng)求模式的優(yōu)點(diǎn)如下：(1)響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)設(shè)備的時(shí)間少，不需要一個(gè)接一個(gè)地查詢。(2)優(yōu)先權(quán)的控制相當(dāng)靈活