數(shù)字與脈沖電路(第2版)電子教案.ppt

1、中等職業(yè)學(xué)校教學(xué)用書（應(yīng)用電子技術(shù)專業(yè)）,數(shù)字與脈沖電路 電子教案,主 編 徐新艷,幻燈制作 徐新艷,緒 論,一、脈沖信號、脈沖電路和脈沖技術(shù) 1. 脈沖信號 指在很短時間內(nèi)出現(xiàn)的電壓或電流信號。更廣義地講，凡不連續(xù)的非正弦信號都泛稱為脈沖信號。如矩形波、方波、鋸齒波、尖脈沖、階梯波、三角波等。 2. 脈沖電路 指產(chǎn)生各種脈沖信號以及對各種脈沖波形進(jìn)行變換的電路。 3. 脈沖技術(shù) 產(chǎn)生、變換、測量和應(yīng)用脈沖信號的技術(shù)。,緒 論,二、數(shù)字信號與數(shù)字電路 1. 數(shù)字信號 按有限個或可數(shù)的某些數(shù)值取值的量稱為數(shù)字量。與數(shù)字量相對應(yīng)的電信號稱為數(shù)字信號。 數(shù)字信號的最常見形式是矩形脈沖序列，即可以用數(shù)

2、字0和1表示的序列。 通常規(guī)定：0表示矩形脈沖低電平UL；1表示矩形脈沖高電平UH。 2. 數(shù)字電路 指處理數(shù)字信號的電路。 分析數(shù)字電路的工具是邏輯代數(shù)，因此，數(shù)字電路也稱為邏輯電路。 3. 數(shù)字電路的邏輯關(guān)系 指數(shù)字電路輸出信號狀態(tài)（低電平或高電平，即0或1）與輸入信號狀態(tài)（低電平或高電平，即0或1）之間的對應(yīng)關(guān)系，也稱為邏輯功能。,中等職業(yè)學(xué)校教學(xué)用書（電子技術(shù)專業(yè)）,數(shù)字與脈沖電路（第版）電子教案,主 編 徐新艷,第1章 數(shù)字電路分析基礎(chǔ),第1節(jié) 數(shù)制與碼制 第2節(jié) 邏輯代數(shù)的運(yùn)算 第3節(jié) 邏輯函數(shù)的表示方法 第4節(jié) 邏輯代數(shù)的基本定律與規(guī)則 第5節(jié) 邏輯函數(shù)的化簡,第1節(jié) 數(shù)制與碼制

3、,一、數(shù)制 數(shù)制即進(jìn)位計(jì)數(shù)的方法。 日常生活中人們常用十進(jìn)制，而數(shù)字系統(tǒng)中常用二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)。 1、十進(jìn)制、二進(jìn)制和十六進(jìn)制 2、十進(jìn)制與其它進(jìn)制數(shù)的轉(zhuǎn)換,第1節(jié) 數(shù)制與碼制,一、數(shù)制 1、十進(jìn)制、二進(jìn)制和十六進(jìn)制 （1）十進(jìn)制 有0，1，9共十個數(shù)碼，計(jì)數(shù)規(guī)律是“逢十進(jìn)一”?；鶖?shù)是“10”。 任意一個k位整數(shù)、m位小數(shù)的十進(jìn)制數(shù)N，都可寫成： N10dk1dk2d1d0.d1dm1dm dk110k1dk210k2d1101d0100d1101 d2102dm10m 式中，i表示位；di表示第i位的系數(shù)，是09中任意一個數(shù)碼；10i稱作第i位的權(quán)，表示di所代表的數(shù)值大小。,第1

4、節(jié) 數(shù)制與碼制,一、數(shù)制 1、十進(jìn)制、二進(jìn)制和十六進(jìn)制 （1）十進(jìn)制 任意一個十進(jìn)制數(shù)都可按位權(quán)展開。例如，將6765按權(quán)展開，為 6765=6103710261015100 其中有兩個數(shù)碼是6，但前一個6的權(quán)是103，表示6000；后一個6的權(quán)是101，表示60。,第1節(jié) 數(shù)制與碼制,一、數(shù)制 1、十進(jìn)制、二進(jìn)制和十六進(jìn)制 （2）二進(jìn)制 有0、1兩個數(shù)碼，計(jì)數(shù)規(guī)律是“逢二進(jìn)一”，基數(shù)為“2”。 任意一個二進(jìn)制數(shù)可表示為 N2 dk1dk2d1d0.d1dm1dm dk12k1dk22k2d121d020 d121d222dm2m 式中，di表示第i位的系數(shù)，di是0和1兩數(shù)碼中的任意一個；2

5、i是第i位的權(quán)。,第1節(jié) 數(shù)制與碼制,一、數(shù)制 1、十進(jìn)制、二進(jìn)制和十六進(jìn)制 （3）十六進(jìn)制 有0，1，9，A，B，C，D，E，F(xiàn)共十六個數(shù)碼，計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”，基數(shù)“16”。 任意一個十六進(jìn)制數(shù)N按權(quán)展開可寫成： N16dk116k1dk216k2d1161d0160d1161 d2162dm16m,數(shù)制對照表,第1節(jié) 數(shù)制與碼制,一、數(shù)制 2、十進(jìn)制與其它進(jìn)制數(shù)的轉(zhuǎn)換 （1）非十進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)，將非十進(jìn)制數(shù)按權(quán)展開求和即得相應(yīng)十進(jìn)制數(shù)。 （2）十進(jìn)制數(shù)轉(zhuǎn)換為非十進(jìn)制數(shù)，將整數(shù)部分與小數(shù)部分分別轉(zhuǎn)換，合并兩部分轉(zhuǎn)換結(jié)果即為所求數(shù)。,第1節(jié) 數(shù)制與碼制,二、碼制 指用多位二進(jìn)制數(shù)

6、表示十進(jìn)制數(shù)或字符的方法。 1、 BCD碼 BCD碼是用4位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)，也稱二-十進(jìn)制代碼。 常用的BCD碼如下表：,常用BCD碼,第1節(jié) 數(shù)制與碼制,二、碼制 2、8421BCD碼和十進(jìn)制數(shù)之間的轉(zhuǎn)換 8421BCD碼和十進(jìn)制數(shù)之間的轉(zhuǎn)換是直接按位轉(zhuǎn)換。 例如， 13.910(0001 0011. 1001)8421BCD10011.10018421BCD 110110000100008421BCD(0011,0110,0001,0000)8421BCD361010,第2節(jié) 邏輯代數(shù)的運(yùn)算,一、邏輯代數(shù)與邏輯變量 1. 邏輯代數(shù) 按一定邏輯規(guī)律運(yùn)算的代數(shù)，又稱為開關(guān)代數(shù)或布爾代

7、數(shù)。是分析數(shù)字電路的數(shù)學(xué)基礎(chǔ)。 2. 邏輯變量 邏輯代數(shù)中的變量稱為邏輯變量。和普通代數(shù)一樣，也用字母表示。 3. 邏輯變量的取值 只取0、1兩種。 注意：此時0、1不表示數(shù)量大小，只表示對立的兩種邏輯狀態(tài)，如電平的高、低；晶體管的導(dǎo)通、截止；事件的真、假等。,第2節(jié) 邏輯代數(shù)的運(yùn)算,二、邏輯代數(shù)的基本運(yùn)算 1. 與運(yùn)算 當(dāng)決定一個事件發(fā)生的全部條件同時具備時，事件才發(fā)生，這種邏輯關(guān)系稱為“與”。 （1）與邏輯真值表 真值表：用1、0表示條件所有組合及對應(yīng)結(jié)果的表格稱為邏輯真值表，簡稱真值表。 圖中，若用A、B表示條件（開關(guān)狀態(tài)），Y表示結(jié)果（燈的狀態(tài)）；用1表示開關(guān)接通和燈亮，0表示開關(guān)斷開

8、和燈滅，可列出圖示與運(yùn)算的真值表。,第2節(jié) 邏輯代數(shù)的運(yùn)算,二、邏輯代數(shù)的基本運(yùn)算 1. 與運(yùn)算 （2）與邏輯方程 YAB或YAB （3）與邏輯運(yùn)算規(guī)律 000；010；100；111 （4）與運(yùn)算邏輯符號 說明：實(shí)現(xiàn)與運(yùn)算的電路稱為與門。因此，下圖所示符號，既用于表示邏輯運(yùn)算，也用于表示相應(yīng)的門電路。,第2節(jié) 邏輯代數(shù)的運(yùn)算,二、邏輯代數(shù)的基本運(yùn)算 2. 或運(yùn)算 當(dāng)決定一個事件發(fā)生的各個條件中只要一個或一個以上條件具備時，事件就發(fā)生，這種邏輯關(guān)系稱為或。,第2節(jié) 邏輯代數(shù)的運(yùn)算,二、邏輯代數(shù)的基本運(yùn)算 2. 或運(yùn)算 （1）或邏輯方程 YA+B （2）或邏輯運(yùn)算規(guī)律 000；011；101；1

9、11 （3）或運(yùn)算邏輯符號,第2節(jié) 邏輯代數(shù)的運(yùn)算,二、邏輯代數(shù)的基本運(yùn)算 3. 非運(yùn)算 當(dāng)某一條件不具備時，事件就發(fā)生，這種邏輯關(guān)系稱為非。 （1）與邏輯方程 Y （2）與運(yùn)算規(guī)律 （3）與運(yùn)算符號,第2節(jié) 邏輯代數(shù)的運(yùn)算,三、邏輯代數(shù)的復(fù)合運(yùn)算 最常見的復(fù)合邏輯運(yùn)算有與非、或非、與或非、異或、異或非（同或）。,第3節(jié) 邏輯函數(shù)表示方法,一、邏輯函數(shù) 在邏輯問題中，若把條件視為自變量，結(jié)果視為因變量，每給自變量一組取值，因變量便有一個確定的值與之對應(yīng)，自變量與因變量之間有確定的邏輯關(guān)系。這種邏輯關(guān)系就稱為邏輯函數(shù)。 例如，三變量邏輯函數(shù)的一般式可表示為 YF（A，B，C） 式中，A、B、C稱

10、作輸入邏輯變量；Y是變量A、B、C的函數(shù)，也稱輸出邏輯變量；F表示函數(shù)關(guān)系。,第3節(jié) 邏輯函數(shù)表示方法,二、邏輯函數(shù)表示方法 常用的表示方法有四種：表達(dá)式、真值表、邏輯圖、卡諾圖。本節(jié)介紹前三種。 1邏輯函數(shù)表達(dá)式 將輸出邏輯變量按照對應(yīng)邏輯關(guān)系表示為輸入邏輯變量的與、或、非復(fù)合運(yùn)算形式，就得到邏輯函數(shù)表達(dá)式。如 注意： （1）邏輯函數(shù)表達(dá)式的運(yùn)算順序是先括號內(nèi)，后括號外；先與，后或。 （2）非號下面有一個括號時，括號可以省去。,第3節(jié) 邏輯函數(shù)表示方法,二、邏輯函數(shù)表示方法 2真值表 真值表的優(yōu)點(diǎn)是能直觀反映輸入輸出變量取值的對應(yīng)關(guān)系。 真值表與表達(dá)式能夠相互轉(zhuǎn)換。 （1）由表達(dá)式轉(zhuǎn)換真值表

11、 將輸入變量所有取值組合代入表達(dá)式，求相應(yīng)函數(shù)值并列表即得。 （2）由真值表轉(zhuǎn)換表達(dá)式 將真值表中函數(shù)值等于1的輸入變量組合取出來，輸入變量值為1的寫成原變量，為0的寫成反變量，再把各變量相與，這樣，對應(yīng)函數(shù)值為1的每一種輸入變量組合可寫成一個“與項(xiàng)”，最后把這些與項(xiàng)相加，即得邏輯函數(shù)與或。,第3節(jié) 邏輯函數(shù)表示方法,二、邏輯函數(shù)表示方法 3邏輯圖 邏輯圖是用邏輯符號及連線表示邏輯函數(shù)的電路圖。 邏輯圖與邏輯函數(shù)表達(dá)式或真值表能互相轉(zhuǎn)換。 （1）由邏輯圖寫表達(dá)式 根據(jù)邏輯門連接方式和每個門的邏輯功能寫出。 （2）由表達(dá)式畫邏輯圖 將式中運(yùn)算用邏輯符號表示即得。,第3節(jié) 邏輯函數(shù)表示方法,三、邏

12、輯函數(shù)相等 設(shè)邏輯函數(shù)Y1和Y2均是變量A1，A2，Ak的函數(shù)，如果對應(yīng)A1，A2，Ak任意一組取值，Y1和Y2均相同，則稱Y1和Y2相等，記作Y1Y2。即如果Y1Y2，則Y1和Y2具有相同的真值表。 因此，要證明兩邏輯函數(shù)相等，只要分別列出它們的真值表并加以比較即可證明。,第4節(jié) 邏輯代數(shù)基本定律與規(guī)則,一、邏輯代數(shù)基本定律與公式 10、1律 A11 A00 2自等律 A0A A1A 3重疊律 AAA AAA 4互補(bǔ)律 A 1 A 0 5還原律 A 6交換律 ABBA ABBA,第4節(jié) 邏輯代數(shù)基本定律與規(guī)則,一、邏輯代數(shù)基本定律與公式 7結(jié)合律 (AB)CA(BC) (AB)CA(BC)

13、8分配律 ABC(AB)(AC) A(BC)ABAC 9反演律（又稱狄摩根定律） 10擴(kuò)展律 AA(B)ABA A(AB)(A ) 11吸收律 11 AABA 11 A(AB)A 12 A BAB 13 AB CBCAB C BC是冗余項(xiàng),第4節(jié) 邏輯代數(shù)基本定律與規(guī)則,二、邏輯代數(shù)基本規(guī)則 邏輯代數(shù)有三個基本規(guī)則：代入規(guī)則、反演規(guī)則和對偶規(guī)則。 1代入規(guī)則 任何一個邏輯等式，若以同一邏輯函數(shù)替換式中某一變量，等式仍然成立。 代入規(guī)則用以擴(kuò)展公式和證明恒等式。,第4節(jié) 邏輯代數(shù)基本定律與規(guī)則,二、邏輯代數(shù)基本規(guī)則 邏輯代數(shù)有三個基本規(guī)則：代入規(guī)則、反演規(guī)則和對偶規(guī)則。 1代入規(guī)則 2反演規(guī)則

14、指求邏輯函數(shù)Y的反函數(shù)時，將Y中“ ”變“”，“”變“ ”；常量“0”變“1”，“1”變“0”；原變量變反變量，反變量變原變量，即得Y的反函數(shù)。 反演規(guī)則用以求一個邏輯函數(shù)的反函數(shù)。使用時注意： （1）Y中與項(xiàng)最好先分別加括號，再用反演規(guī)則，這樣不易出現(xiàn)運(yùn)算順序錯誤。 （2）覆蓋兩個及兩個以上變量的非號，非號下各變量、常量及運(yùn)算符號變，而非號不變。,第4節(jié) 邏輯代數(shù)基本定律與規(guī)則,二、邏輯代數(shù)基本規(guī)則 邏輯代數(shù)有三個基本規(guī)則：代入規(guī)則、反演規(guī)則和對偶規(guī)則。 1代入規(guī)則 2反演規(guī)則 3對偶規(guī)則 （1）對偶式 將邏輯函數(shù)Y中“ ”變“”，“”變“ ”；“0”變“1”，“1”變“0”；而變量不變，就

15、得到一個新函數(shù)式Y(jié)，Y稱為Y的對偶式，而且Y與Y互為對偶式。例如，Y(A )(AC)，則YA AC。 （2）對偶規(guī)則 指邏輯等式等號兩邊表達(dá)式的對偶式也相等的規(guī)則。 例如，ABC(AB)(AC)，則有A(BC)ABAC。 說明：在基本定律中，不帶撇與帶撇的公式都互為對偶式。,第5節(jié) 邏輯函數(shù)的化簡,化簡的意義 一般來說，一個邏輯函數(shù)的表達(dá)式越簡單，相應(yīng)的邏輯圖越簡單，使用器件就少，電路可靠性就高。 化簡與或表達(dá)式為最簡的標(biāo)準(zhǔn) （1）表達(dá)式中所含與項(xiàng)個數(shù)最少； （2）每個與項(xiàng)中變量個數(shù)最少。 說明：用中、大規(guī)模集成電路設(shè)計(jì)數(shù)字邏輯電路時，通常以集成塊最少，引線端最少為標(biāo)準(zhǔn)。,第5節(jié) 邏輯函數(shù)的化

16、簡,一、公式化簡法 利用基本定律對邏輯函數(shù)進(jìn)行化簡。 常用4種方法。 1.合并項(xiàng)法 利用A 1，將兩項(xiàng)合并成一項(xiàng)，消去一個變量。 2吸收法 利用AABA，消去多余與項(xiàng)。 3消元法 利用A BAB消去多余因子。 4配項(xiàng)法 利用AABA ，將某一與項(xiàng)乘以(A )，把一項(xiàng)變兩項(xiàng)再與其它項(xiàng)合并化簡。 在實(shí)際化簡時，往往是以上幾種方法綜合運(yùn)用。,第5節(jié) 邏輯函數(shù)的化簡,二、卡諾圖化簡法 （一）邏輯函數(shù)卡諾圖表示法 1最小項(xiàng) （1）定義：設(shè)有k個邏輯變量，組成具有k個變量的與項(xiàng)，每個變量以原變量或反變量在與項(xiàng)中出現(xiàn)且僅出現(xiàn)一次，這個與項(xiàng)就稱為最小項(xiàng)，記作m。 （2）最小項(xiàng)個數(shù)：k個變量，共有2k個最小項(xiàng)。

17、 （3）最小項(xiàng)編號：約定，對應(yīng)最小項(xiàng)取值為1的變量取值組合就為該最小項(xiàng)編號。 例如A，B，C三個變量，有238個最小項(xiàng)。對于其中任意一個最小項(xiàng)，只有一組變量取值使它為1，如下表所示。如 BC取值為1的變量組合為011，則 BCm3。,三變量最小項(xiàng),第5節(jié) 邏輯函數(shù)的化簡,二、卡諾圖化簡法 （一）邏輯函數(shù)卡諾圖表示法 1最小項(xiàng) （4）最小項(xiàng)表達(dá)式：任一邏輯函數(shù)都可以表示成惟一一組最小項(xiàng)之和，稱之為邏輯函數(shù)的標(biāo)準(zhǔn)與或式，也稱最小項(xiàng)表達(dá)式。 【例】 將邏輯函數(shù)YABB B 表示為最小項(xiàng)表達(dá)式。 解：變量個數(shù)不同，最小項(xiàng)就不同。如與項(xiàng)ABC對三變量邏輯函數(shù)是最小項(xiàng)，而對四變量邏輯函數(shù)就不是。因此，求函

18、數(shù)最小項(xiàng)表達(dá)式時，首先判斷變量個數(shù)。上式是一個包含A，B，C三變量的邏輯函數(shù)，因此，在與項(xiàng)AB中缺少C，用(C )乘AB；B中缺少A，用(A )乘B，再經(jīng)一定變換，即得最小項(xiàng)表達(dá)式。 YABB B AB(C )B (A ) B ABCAB B m7m6m2m(2, 6, 7),第5節(jié) 邏輯函數(shù)的化簡,二、卡諾圖化簡法 （一）邏輯函數(shù)卡諾圖表示法 2卡諾圖 （1）卡諾圖也稱最小項(xiàng)方格圖，是將最小項(xiàng)按一定規(guī)則排列而成的方格陣列。 （2）卡諾圖的結(jié)構(gòu)：設(shè)輸入變量數(shù)k，卡諾圖中就有2k個方格，每個方格和一個最小項(xiàng)對應(yīng)，方格編號和最小項(xiàng)編號相同，由方格外行、列變量取值決定。,第5節(jié) 邏輯函數(shù)的化簡,二、

19、卡諾圖化簡法 （一）邏輯函數(shù)卡諾圖表示法 2卡諾圖 例如，圖示是四變量卡諾圖，A、B是行變量，C、D是列變量。約定： 方格編號以行變量為高位組，列變量為低位組。例如AB10，CD01的方格對應(yīng)編號為1001，即最小項(xiàng)m9，便在相應(yīng)方格填m9。 行、列變量按照循環(huán)碼，順序排列。這樣可以保證相鄰方格只有一個變量取值不同，該特性稱為卡諾圖的相鄰性。,第5節(jié) 邏輯函數(shù)的化簡,二、卡諾圖化簡法 （一）邏輯函數(shù)卡諾圖表示法 3用卡諾圖表示邏輯函數(shù) 根據(jù)最小項(xiàng)表達(dá)式畫圖時，式中有哪些最小項(xiàng)，就在相應(yīng)方格填，而其余方格填。如果根據(jù)真值表畫圖，凡使Y1的變量取值組合在相應(yīng)方格填，其余填。,第5節(jié) 邏輯函數(shù)的化簡

20、,二、卡諾圖化簡法 （二）邏輯函數(shù)卡諾圖化簡法 1合并最小項(xiàng)規(guī)律 根據(jù)卡諾圖的相鄰性，兩相鄰方格所表示的最小項(xiàng)能夠合并為一項(xiàng)并消去一個互反（也稱互補(bǔ)）變量；四相鄰方格合并為一項(xiàng)同時消去兩個互補(bǔ)變量；八相鄰方格合并成一項(xiàng)同時消去三個互補(bǔ)變量. 合并規(guī)律以三變量、四變量卡諾圖舉例如圖所示。,合并兩個相鄰最小項(xiàng),合并四個相鄰最小項(xiàng),合并八個相鄰最小項(xiàng),第5節(jié) 邏輯函數(shù)的化簡,二、卡諾圖化簡法 （二）邏輯函數(shù)卡諾圖化簡法 2用卡諾圖化簡邏輯函數(shù) 化簡過程一般分三步： （1）將邏輯函數(shù)用卡諾圖表示。 （2）按合并最小項(xiàng)規(guī)律，將相鄰1方格圈起來，直到所有1方格被圈完為止。 （3）將每個圈所表示的與項(xiàng)相加，

21、得邏輯函數(shù)最簡與或式。,第5節(jié) 邏輯函數(shù)的化簡,二、卡諾圖化簡法 （二）邏輯函數(shù)卡諾圖化簡法 2用卡諾圖化簡邏輯函數(shù) 為得到最簡與或式，圈1時應(yīng)注意： （1）圈盡量大，圈的個數(shù)盡量少。圈越大，消去的變量越多；圈越少，與項(xiàng)越少。 （2）先圈八格組，再圈四格組，后圈二格組，孤立方格單獨(dú)成圈。 （3）方格可重復(fù)被圈，但每圈必有新格。否則，該圈所表示的與項(xiàng)是多余的。,第5節(jié) 邏輯函數(shù)的化簡,三、具有約束項(xiàng)的邏輯函數(shù)的化簡 1約束項(xiàng)與約束條件 在實(shí)際邏輯問題中，輸入邏輯變量的取值組合有時受到一定條件的限制，通常，這種限制條件稱為約束條件，不會出現(xiàn)的變量取值組合所對應(yīng)的最小項(xiàng)稱為約束項(xiàng)。 由于約束項(xiàng)所對應(yīng)

22、的變量取值組合不會出現(xiàn)，所以把這些變量取值組合所對應(yīng)的邏輯函數(shù)值看作1或者0，對函數(shù)值不會產(chǎn)生影響，在卡諾圖中用表示。,第5節(jié) 邏輯函數(shù)的化簡,三、具有約束項(xiàng)的邏輯函數(shù)的化簡 1約束項(xiàng)與約束條件 2具有約束項(xiàng)的邏輯函數(shù)的化簡 由于約束項(xiàng)所對應(yīng)的邏輯函數(shù)值取0或取1，對函數(shù)值沒有影響。因此，在化簡過程中合理利用約束項(xiàng)，將使邏輯函數(shù)化簡結(jié)果更加簡單。 注意： （1）因?yàn)榧s束項(xiàng)不能構(gòu)成輸入，因此與函數(shù)值無關(guān)，所以用卡諾圖化簡時不能單獨(dú)圈。 （2）利用約束項(xiàng)化簡可使邏輯電路簡單，但對輸入變量也提出了要求，即輸入變量必須滿足給定的約束條件。,第1章總結(jié),1. 二進(jìn)制數(shù)只有0、1兩個數(shù)碼，便于用兩種不同的

23、電路狀態(tài)表示，所以在數(shù)字電路中得到廣泛應(yīng)用。 在數(shù)字電路中還經(jīng)常利用BCD碼來表示十進(jìn)制數(shù)。 2. 邏輯代數(shù)是研究數(shù)字邏輯電路的數(shù)學(xué)工具，利用邏輯代數(shù)可以把邏輯問題描述為數(shù)學(xué)表達(dá)式，從而進(jìn)行電路分析和設(shè)計(jì)。 邏輯代數(shù)的三個規(guī)則是：代入規(guī)則，反演規(guī)則，對偶規(guī)則。 3. 邏輯函數(shù)表示方法一般有表達(dá)式、真值表、邏輯圖和卡諾圖等，它們之間可以相互轉(zhuǎn)換。其中，表達(dá)式與邏輯圖不具有惟一性，而真值表與卡諾圖都是邏輯函數(shù)的最小項(xiàng)表示法，具有惟一性。 4. 本章介紹了邏輯函數(shù)的兩種化簡方法：公式法和卡諾圖法。公式法要求熟練掌握邏輯函數(shù)的公式，并具有一定技巧和經(jīng)驗(yàn)；卡諾圖法比較直觀，易于掌握，易于得到最簡結(jié)果，但

24、不適合于化簡變量多于5個的邏輯函數(shù)。,中等職業(yè)學(xué)校教學(xué)用書（應(yīng)用電子技術(shù)專業(yè)）,數(shù)字與脈沖電路 電子教案,主 編 徐新艷,幻燈制作 徐新艷,第2章 邏輯門電路,第1節(jié) 分立元件門電路 第2節(jié) 集成TTL門電路 第3節(jié) 集成CMOS邏輯門電路 第4節(jié) 接口電路,第1節(jié) 分立元件門電路,一、二極管門電路 利用二極管開關(guān)特性可以構(gòu)成二極管與門、或門。 （一）二極管開關(guān)特性 圖示電路中，將二極管視作理想開關(guān)。 （1）當(dāng)ui0 V時，二極管導(dǎo)通，等效為導(dǎo)線； （2）當(dāng)ui0 V時，二極管截止，等效為斷開。,第1節(jié) 分立元件門電路,一、二極管門電路 （二）二極管門電路 1. 二極管與門,第1節(jié) 分立元件門

25、電路,一、二極管門電路 （二）二極管門電路 2. 二極管或門,第1節(jié) 分立元件門電路,二、三極管門電路 利用三極管可以構(gòu)成非門。非門也稱反相器，其輸入信號與輸出信號變化方向相反，電路組成如圖所示。,第1節(jié) 分立元件門電路,二、三極管門電路 （一）三極管反相器的靜態(tài)特性 1. 截止特性 當(dāng)反相器輸入電壓ui為低電平UILUT （UT稱為閾值電壓或門限電平，硅管UT0.5 V）時，三極管截止，此時IB0，IC0，IE0，三極管三個電極間相當(dāng)于斷開的開關(guān)，等效電路如圖（ b ）所示。反相器輸出電壓為高電平，uoUOHVCC。,第1節(jié) 分立元件門電路,二、三極管門電路 （一）三極管反相器的靜態(tài)特性 2

26、. 飽和特性 當(dāng)反相器輸入電壓ui為高電平UIHUT且能夠使三極管飽和時，三極管各極電壓為UBEUBES；UCEUCES（UBES是B-E間飽和壓降，硅管UBES0.70.8 V ；UCES是C-E間飽和壓降，硅管UCES0.10.3 V），等效電路如圖（c），反相器輸出低電平，uoUOLUCES0.3 V。,第1節(jié) 分立元件門電路,二、三極管門電路 （一）三極管反相器的靜態(tài)特性 反相器（非門）真值表如下表，邏輯符號如圖（d ）。,第1節(jié) 分立元件門電路,二、三極管門電路 （二）三極管反相器的動態(tài)特性 指三極管由飽和變?yōu)榻刂够蛴山刂棺優(yōu)轱柡蜁r的轉(zhuǎn)換特性，在圖（a）電路輸入一個矩形脈沖ui時，得

27、到的集電極電流iC與輸出電壓uCE波形如圖（e）所示。其中，四個時間參數(shù)分別為：延遲時間td；上升時間tr；存儲時間ts；下降時間tf。并且將tdtr=tON稱為開啟時間；tstf=tOFF稱為關(guān)閉時間。延遲時間越小，三極管開關(guān)速度越快。,第2節(jié) 集成TTL門電路,一、與非門,第2節(jié) 集成TTL門電路,一、與非門 注意：輸出端不能并聯(lián)。否則有會有很大的電流流過兩個門中導(dǎo)通的輸出管，如圖示，造成管子損壞。,第2節(jié) 集成TTL門電路,一、與非門 1. 傳輸特性,第2節(jié) 集成TTL門電路,一、與非門 2. 輸入特性 （1）輸入伏安特性,第2節(jié) 集成TTL門電路,一、與非門 2. 輸入特性 （2）輸入

28、負(fù)載特性,第2節(jié) 集成TTL門電路,一、與非門 3. 輸出特性 （1）輸出高電平時的負(fù)載特性,第2節(jié) 集成TTL門電路,一、與非門 3. 輸出特性 （2）輸出低電平時的負(fù)載特性,第2節(jié) 集成TTL門電路,一、與非門 4. 傳輸延遲特性 由于三極管開關(guān)延遲特性等因素影響，當(dāng)與非門輸入電平發(fā)生跳變時，經(jīng)過一段時間延遲，與非門輸出電平才能變化，這一動態(tài)延遲稱為傳輸延遲，如圖所示。 傳輸延遲時間是反映門電路工作速度的重要參數(shù)，值越小，工作速度越快。,第2節(jié) 集成TTL門電路,一、與非門 5. 功耗 指器件工作時所消耗的功率。 器件手冊中通常給出空載時，門電路輸出高電平與低電平時的電源電流值。由給定電源

29、電流能計(jì)算靜態(tài)功耗，即電源電流與電源電壓乘積。,第2節(jié) 集成TTL門電路,二、其它功能的門電路 1與或非門,第2節(jié) 集成TTL門電路,二、其它功能的門電路 2與擴(kuò)展器 圖（a）為與擴(kuò)展器與帶有擴(kuò)展端的與非門的連接，有 圖（b）為與擴(kuò)展器的邏輯符號。 圖（c）為帶有擴(kuò)展端的與非門的邏輯符號。,第2節(jié) 集成TTL門電路,二、其它功能的門電路 3集電極開路門（OC門） 利用OC門能實(shí)現(xiàn)線邏輯。線邏輯就是將門電路輸出或輸入端直接相連而實(shí)現(xiàn)的邏輯。由于這種邏輯功能是在連接點(diǎn)處實(shí)現(xiàn)的，所以又稱點(diǎn)邏輯。 圖（a）是OC與非門的電路圖及邏輯符號。由于V3集電極開路，使用時必須在輸出端與電源之間串電阻RL，如圖

30、所示，RL稱為上拉電阻。,第2節(jié) 集成TTL門電路,二、其它功能的門電路 3集電極開路門（OC門） 圖示是將幾個OC門輸出端直接相連實(shí)現(xiàn)線與，有,第2節(jié) 集成TTL門電路,二、其它功能的門電路 4三態(tài)門（3S門） 3S門除具有0，1這兩種低阻輸出狀態(tài)外，還具有第三態(tài)高阻態(tài)Z，此狀態(tài)輸出端相當(dāng)于斷開。 圖示高電平有效的三態(tài)與非門，圖（a）為其電路圖，圖（b）是其邏輯符號。當(dāng)使能端EN0時輸出為高阻態(tài)，而EN1時實(shí)現(xiàn)與非功能。,第2節(jié) 集成TTL門電路,二、其它功能的門電路 4三態(tài)門（3S門） 三態(tài)門的典型應(yīng)用是在通信設(shè)備或計(jì)算機(jī)中構(gòu)成總線結(jié)構(gòu)，實(shí)現(xiàn)分時傳送信號。,第2節(jié) 集成TTL門電路,二、其

31、它功能的門電路 4驅(qū)動門和緩沖門 驅(qū)動門又稱功率門、驅(qū)動器，具有強(qiáng)帶負(fù)載能力。緩沖門在電路中起隔離作用，也具有強(qiáng)帶負(fù)載能力，從這種意義上說，緩沖門也可視作驅(qū)動門。圖（a）是與非驅(qū)動器，（b）是與緩沖器（OC），（c）是反相緩沖器/驅(qū)動器，（d）是緩沖器（3S）。（d）使能端上三角符號是低電平有效的另一表示方法，稱為極性指示。,第2節(jié) 集成TTL門電路,三、門電路的改進(jìn) 對TTL電路的改進(jìn)，主要從兩方面進(jìn)行：一是提高工作速度，二是降低功耗。 1肖特基TTL門（S系列） 肖特基TTL門電路采用了抗飽和晶體管，限制飽和三極管工作在淺飽和區(qū)，減小了門的轉(zhuǎn)換時間。 2低功耗肖特基TTL門（LS系列） L

32、S系列是TTL電路的主要產(chǎn)品。LS系列相對S系列在電路結(jié)構(gòu)上進(jìn)行了改進(jìn)，適當(dāng)加大了電路中部分電阻的阻值，因而功耗低，但速度低于S系列。 3. 先進(jìn)肖特基TTL門（ASTTL系列） ASTTL電路主要是在制造工藝上對TTL門電路進(jìn)行了改進(jìn)，使器件達(dá)到了更高性能。,第2節(jié) 集成TTL門電路,三、門電路的改進(jìn) 1肖特基TTL門（S系列） 2低功耗肖特基TTL門（LS系列） 3. 先進(jìn)肖特基TTL門（ASTTL系列） 以上三種系列門電路的比較：STTL門傳輸延遲時間約數(shù)納秒，功耗約幾十毫瓦。LSTTL門傳輸延遲時間約十幾納秒，功耗約數(shù)毫瓦。ASTTL門傳輸延遲時間約2 ns，功耗約4 mW。,第2節(jié)

33、集成TTL門電路,四、TTL門電路使用注意事項(xiàng) 1電源及電源干擾的濾除 電源電壓VCC應(yīng)滿足：74系列5 V5%，54系列5 V10%?？紤]到電源通斷瞬間及其它原因在電源線上產(chǎn)生干擾沖擊電壓，在印制電路板上每隔5塊左右集成電路，加接一個0.010.1 F的電容，以濾除干擾。 電源VCC和地線一定不能顛倒，否則將引起大電流而造成電路損壞。 2不用輸入端的處理 與門、與非門可將未用輸入端接上一電壓，其值在2.4 V至輸入電壓最大值之間選取，如接電源VCC?；蜷T，或非門可將不用輸入端接地。輸入端也能并聯(lián)使用，但這會增加對驅(qū)動電流的要求。 注意： （1）輸入端不能直接與高于5.5 V和低于0.5 V的

34、低內(nèi)阻電源連接，以免過流而燒壞。 （2）不要將未用輸入端懸空。否則易接收外界干擾，產(chǎn)生錯誤運(yùn)算。,第2節(jié) 集成TTL門電路,四、TTL門電路使用注意事項(xiàng) 1電源及電源干擾的濾除 電源電壓VCC應(yīng)滿足：74系列5 V5%，54系列5 V10%?？紤]到電源通斷瞬間及其它原因在電源線上產(chǎn)生干擾沖擊電壓，在印制電路板上每隔5塊左右集成電路，加接一個0.010.1 F的電容，以濾除干擾。 電源VCC和地線一定不能顛倒，否則將引起大電流而造成電路損壞。 2不用輸入端的處理 與門、與非門可將未用輸入端接上一電壓，其值在2.4 V至輸入電壓最大值之間選取，如接電源VCC?；蜷T，或非門可將不用輸入端接地。輸入端

35、也能并聯(lián)使用，但這會增加對驅(qū)動電流的要求。 注意： （1）輸入端不能直接與高于5.5 V和低于0.5 V的低內(nèi)阻電源連接，以免過流而燒壞。 （2）不要將未用輸入端懸空。否則易接收外界干擾，產(chǎn)生錯誤運(yùn)算。,第3節(jié) 集成CMOS邏輯門電路,MOS集成電路有PMOS、NMOS、CMOS電路。PMOS電路生產(chǎn)工藝簡單。NMOS電路工作速度快。CMOS電路抗干擾能力強(qiáng)，電源電壓范圍寬，功耗很小，速度較快，是目前應(yīng)用最為廣泛的集成電路。,第3節(jié) 集成CMOS邏輯門電路,一、CMOS反相器 CMOS電路是由增強(qiáng)型PMOS管和NMOS管組成的電路，又稱互補(bǔ)MOS電路。 CMOS反相器如圖所示。,第3節(jié) 集成C

36、MOS邏輯門電路,二、CMOS邏輯門電路 1CMOS與非門 CMOS與非門如圖（a）所示。圖（b）是帶有二級反相器緩沖級的與非門。,第3節(jié) 集成CMOS邏輯門電路,二、CMOS邏輯門電路 2CMOS或非門,第3節(jié) 集成CMOS邏輯門電路,二、CMOS邏輯門電路 3傳輸門 傳輸門電路如圖（a），它實(shí)為一個可控開關(guān)，在控制信號C作用下，或接通或斷開。由于MOS管具有對稱結(jié)構(gòu)，源漏極可互換使用，所以傳輸門輸入輸出端可互換使用，因此，傳輸門是雙向開關(guān)。傳輸門不僅傳輸數(shù)字信號，還可以傳輸模擬信號，故又稱為模擬開關(guān)。圖中符號“”表示能夠傳輸模擬信號。,第3節(jié) 集成CMOS邏輯門電路,三、CMOS門使用注意

37、事項(xiàng) 1電源 電源電壓不得超過極限值。電源極性不能接反。 2輸入端 （1）要求輸入信號在VSSVDD之間取值。一般VSSUIL0.3VDD；0.7VDDUIHVDD。輸入信號極限值為（VSS0.5）V、（VDD0.5）V。一般VSS0 V。 （2）未使用端的處理方法：與門、與非門未用端接正電源端或高電平，或門、或非門未用端接地或低電平。 未用端絕不允許懸空。因懸空會使MOS管柵極易產(chǎn)生感應(yīng)靜電荷，使該端也可能是邏輯1，也可能是邏輯0，從而造成電路邏輯混亂。甚至有可能造成MOS管氧化層被擊穿。 （3）為濾除噪聲干擾，一般在輸入或輸出端接電容C，C不能超過200 pF，否則會因充放電電流太大，使動

38、態(tài)功耗增加，引起電路性能變壞。,第3節(jié) 集成CMOS邏輯門電路,三、CMOS門使用注意事項(xiàng) 3輸出端 （1）輸出端不能直接與VDD、VSS端連接，否則造成電流過大而使輸出管失效。 （2）為提高電路驅(qū)動能力，同一芯片上相同門電路可并聯(lián)使用 4其它 （1）存放時忌用塑料容器，應(yīng)放在金屬容器中或用鋁箔包裝。使用時取出一塊焊接一塊。 （2）需要矯直引線或手工焊接時，所用設(shè)備要接地良好。工作臺不鋪塑料板、橡皮墊等易帶靜電物體，最好用金屬材料覆蓋，并且接地良好。 （3）實(shí)驗(yàn)、測量、調(diào)試時，先接入直流電源，后接信號源電源。斷電時，先關(guān)閉信號源電源，后關(guān)閉直流電源。電源接通期間，嚴(yán)禁插拔器件。 還有一些要求可

39、參見使用TTL電路的注意事項(xiàng)。,第4節(jié) 接口電路,接口電路就是驅(qū)動門與負(fù)載門之間的轉(zhuǎn)接電路，其作用是：輸入電平與驅(qū)動門輸出電平相配合；輸出電平與負(fù)載門輸入電平相配合，具有負(fù)載門所要求的驅(qū)動能力。驅(qū)動門與接口電路、接口電路與負(fù)載之間的具體要求是： （1）輸出低電平最大值小于輸入低電平最大值。 （2）輸出高電平最小值大于輸入高電平最小值。 （3）輸出低電平電流最小值大于輸入低電平電流最大值。 （4）輸出高電平電流最小值大于輸入高電平電流最大值。,第4節(jié) 接口電路,一、TTL電路驅(qū)動CMOS電路 TTL電路可直接驅(qū)動HCT系列。驅(qū)動4000系列或HC系列時，輸出高電平與CMOS電路輸入高電平不兼容，

40、必須提高輸出高電平到3.5 V以上。在TTL電路與CMOS電路間加一電阻R，稱為上拉電阻，如圖所示，便可加以解決。R不能太大，通常取幾千歐姆。,第4節(jié) 接口電路,一、TTL電路驅(qū)動CMOS電路 當(dāng)CMOS電路電源電壓較高，要求輸入高電平值超過TTL電路輸出范圍時，可使用OC門，或帶電平轉(zhuǎn)移的CMOS接口電路，如四低-高電壓電平轉(zhuǎn)換器（3S）40109，如圖所示。,第4節(jié) 接口電路,二、CMOS電路驅(qū)動TTL電路 CMOS電路輸出電平與TTL電路輸入電平可以兼容，但輸出功率較小，驅(qū)動能力不夠，一般不能直接驅(qū)動TTL電路，這時可將同一芯片CMOS電路并聯(lián)使用，或在CMOS電路輸出端增加一級驅(qū)動器，

41、也可采用圖示具有驅(qū)動作用的接口電路，圖（a）是使用七M(jìn)OS/TTL轉(zhuǎn)換器CJ75270（只畫了1/7）；圖（b）是用三極管構(gòu)成接口電路。,第4節(jié) 接口電路,三、CMOS4000與54/74HC間的接口 4000與HC工作在同一電源時，輸入輸出電平完全兼容，可直接相連。由于兩者輸入電流都很小，因此沒有扇出限制。當(dāng)4000工作在915 V，HC在5 V時，就需要電平轉(zhuǎn)換。,第4節(jié) 接口電路,三、CMOS4000與54/74HC間的接口 4000驅(qū)動HC有兩種方法，如圖所示：圖（a）是用六電平轉(zhuǎn)換器4049（只畫了1/6）。圖（b）是采用電阻分壓器。,第4節(jié) 接口電路,三、CMOS4000與54/7

42、4HC間的接口 HC驅(qū)動4000可采用帶有上拉電阻的開漏極緩沖器，如74HCT05，如圖所示。,第2章總結(jié),1集成邏輯門電路分為雙極型與單極型兩大類。雙極型門電路中，使用最多的是集成TTL門電路，TTL電路工作速度較高，但功耗較大，其中以LSTTL應(yīng)用普遍。集成CMOS門電路愈來愈被重視，其功耗小，易集成，但工作速度較TTL門電路略低。 2由于不同類型的門電路輸入輸出邏輯電平不同、負(fù)載能力不同，相互連接時，需要考慮是否使用接口電路。,中等職業(yè)學(xué)校教學(xué)用書（應(yīng)用電子技術(shù)專業(yè)）,數(shù)字與脈沖電路 電子教案,主 編 徐新艷,幻燈制作 徐新艷,第3章 組合邏輯電路,數(shù)字邏輯電路分成兩大類：一類為組合邏輯

43、電路，一類為時序邏輯電路。,第3章 組合邏輯電路,組合邏輯電路在任意時刻的輸出信號的邏輯值僅取決于該時刻輸入信號邏輯取值的組合，而與電路原來所處的狀態(tài)無關(guān)。 組合邏輯電路一般有若干個輸入端，一個或若干個輸出端。,第3章 數(shù)字電路分析基礎(chǔ),第1節(jié) 組合邏輯電路的分析 第2節(jié) 組合邏輯電路的設(shè)計(jì) 第3節(jié) 常用的組合邏輯電路 第4節(jié) 組合邏輯電路的競爭與冒險,第1節(jié) 組合邏輯電路的分析,分析組合邏輯電路的步驟如圖所示。,第2節(jié) 組合邏輯電路的設(shè)計(jì),設(shè)計(jì)組合邏輯電路的步驟如圖所示。,第3節(jié) 常用的組合邏輯電路,一、編碼器和優(yōu)先編碼器 1編碼器 （1）編碼 用文字、符號或數(shù)碼表示特定對象的過程。 （2）

44、編碼器 能夠完成編碼的電路。 （3）編碼器的特點(diǎn) 有多個輸入端、多個輸出端，每一個輸入端線代表一個數(shù)符，而全部輸出線狀態(tài)代表與某一個輸入數(shù)符相對應(yīng)的二進(jìn)制代碼。在任意時刻編碼器只能有一個輸入端有信號輸入。,第3節(jié) 常用的組合邏輯電路,一、編碼器和優(yōu)先編碼器 1編碼器 例 設(shè)計(jì)一個八進(jìn)制-二進(jìn)制編碼器。 解：根據(jù)題意可知，輸入八個數(shù)字07，分別用A0A7表示；輸出二進(jìn)制數(shù)應(yīng)為3位，分別用F2 , F1 , F0表示。列編碼真值表（簡稱編碼表）如表所示。,根據(jù)編碼表可求得： F2A4A5A6A7；F1A2A3A6A7；F0A1A3A5A7,用或門實(shí)現(xiàn)編碼器，畫邏輯圖如圖所示。由于該編碼器有8個輸入

45、端，3個輸出端，所以又稱為8-3線編碼器。,第3節(jié) 常用的組合邏輯電路,一、編碼器和優(yōu)先編碼器 2優(yōu)先編碼器 優(yōu)先編碼器允許幾個信號同時輸入，但電路只對其中優(yōu)先級別最高的一個信號編碼，即優(yōu)先編碼。,例 分析10-4線優(yōu)先編碼器74 147。下圖所示是74 147邏輯符號，下表所示是其功能表。,解：由圖表可見，74 147輸入低電平有效，大數(shù)優(yōu)先編碼，BCD反碼輸出。電路將9線數(shù)據(jù)進(jìn)行4線8421BCD大數(shù)優(yōu)先編碼，并輸出反碼。編碼器省略了0數(shù)據(jù)編碼輸入線，原因是當(dāng) 均為高電平時，編碼器認(rèn)為輸入信號為數(shù)據(jù)“0”，因此，輸出十進(jìn)制數(shù)0的BCD反碼，相當(dāng)于十進(jìn)制數(shù)0被編碼。,下圖所示為8-3線優(yōu)先編

46、碼器74HC148的邏輯符號：8位輸入，3位二進(jìn)制編碼輸出，輸入、輸出均為低電平有效。各門輸入端小圈不僅表示邏輯非，還表示是以邏輯0電平作為有效工作電平。為了擴(kuò)展功能，電路增加了使能輸入端 （低電平有效）、 優(yōu)先編碼標(biāo)志輸出端 （低電平有效）、使能輸出端EO（高電平有效）。功能表如下表所示。,利用使能端可將多片編碼器連接起來，擴(kuò)展線數(shù)。例如，用兩片74HC148實(shí)現(xiàn)16-4線優(yōu)先編碼，連接圖如圖所示。,第3節(jié) 常用的組合邏輯電路,二、譯碼器 譯碼是將給定代碼轉(zhuǎn)換成特定信號或另一種形式的代碼的過程。 完成譯碼的電路稱為譯碼器，也稱解碼器。,第3節(jié) 常用的組合邏輯電路,二、譯碼器 1二進(jìn)制譯碼器

47、二進(jìn)制譯碼器又稱全譯碼器，它有N個輸入端，2N個輸出端，把N個輸入視為二進(jìn)制數(shù)，對應(yīng)每一種輸入取值組合，只有一個輸出端是有效電平，其它輸出端均為無效電平。,第3節(jié) 常用的組合邏輯電路,二、譯碼器 1二進(jìn)制譯碼器 下圖所示是2-4線譯碼器邏輯圖，輸入為A1、A0，輸出為Y0Y3，譯碼表如表所示?？梢?，當(dāng)A1A0由00011011時，Y0Y3輪流輸出高電平，即譯碼器輸出高電平有效。,圖示是3-8線譯碼器74LS138的邏輯符號，輸入為3位二進(jìn)制數(shù)，有8個低電平互斥的輸出。使能控制 ，E1高電平有效， 、 低電平有效。功能表如下表所示。,利用兩片74LS138可以實(shí)現(xiàn)4-16線譯碼功能，如圖所示。圖

48、中，4位輸入為ABCD，A為最高位。當(dāng)A0時，片工作；A1時，片工作。,第3節(jié) 常用的組合邏輯電路,二、譯碼器 2碼制變換譯碼器 碼制變換譯碼器能將一種碼制（或數(shù)制）代碼轉(zhuǎn)換成另一種碼制（或數(shù)制）代碼。 通常碼制變換器輸出端數(shù)M2N（N為輸入端數(shù)），所以又被稱為部分譯碼器。,74LS42是4-10線譯碼器，它可以接收高電平有效的4位8421BCD碼輸入，并提供10個互斥低電平有效輸出，若輸入二進(jìn)制碼大于9，則所有輸出均為高電平。功能及邏輯符號如下。,74LS42也可作3-8線譯碼器，這時最高位輸入A3端作為使能端，功能及邏輯符號示于如下。,第3節(jié) 常用的組合邏輯電路,二、譯碼器 3顯示譯碼器

49、顯示譯碼器能將輸入代碼譯成相應(yīng)的高低電平，并利用此電平驅(qū)動數(shù)碼顯示器件。,數(shù)碼顯示器有多種，如半導(dǎo)體顯示器（LED），液晶顯示器（LCD）、熒光數(shù)碼管等。常見的七段LED顯示器外形如圖所示。,常見的七段LED顯示器由a，b，c，d，e，f，g七個發(fā)光二極管做成條狀，按8字形排列組成（如果考慮小數(shù)點(diǎn)DP，實(shí)際為八段顯示），其中，二極管連接方式有共陰極與共陽極兩種，見下圖。采用共陰極連接時，對應(yīng)陽極接高電平時字段發(fā)光，而對共陽極連接，對應(yīng)陰極接低電平時字段發(fā)光。,顯示效果如下圖。,配合各種七段顯示器有專用七段譯碼器。74LS47是可以直接驅(qū)動共陽極顯示器件的本段顯示器，邏輯符號和功能表如下。它是4

50、線-七段譯碼器/驅(qū)動器，A3A2A1A0為4線輸入； 為七段輸出，低電平有效。,第3節(jié) 常用的組合邏輯電路,三、數(shù)值比較器 數(shù)值比較器是用來比較兩數(shù)大小的電路。 多位數(shù)值比較時先從高位起開始比較，高位能比較出大小，便可立即做出結(jié)論。若高位相等，再去比較次高位，。,74HC85是4位數(shù)值比較器。A3A0和B3B0是兩個相比較4位二進(jìn)制數(shù)的輸入；(AB)i，(ABi，(AB)i是級聯(lián)輸入，在多片連接時與低位片輸出端相連；(AB)o，(ABo，(AB)o是總比較結(jié)果輸出。,利用級聯(lián)端，可以擴(kuò)展數(shù)值比較器比較位數(shù)。例如，兩片74HC85按圖級聯(lián)，可以對兩個8位二進(jìn)制數(shù)比較。兩8位數(shù)碼同時加到比較器輸入

51、端，低4位比較結(jié)果送到高4位比較器級聯(lián)輸入端，比較的最后結(jié)果由高4位數(shù)值比較器輸出端輸出。,第3節(jié) 常用的組合邏輯電路,四、數(shù)據(jù)選擇器與分配器 1. 數(shù)據(jù)選擇器 數(shù)據(jù)選擇器是一種多輸入、單輸出組合邏輯電路，能在控制信號作用下，從多路數(shù)據(jù)中選擇一路傳輸，也稱多路調(diào)制器或多路開關(guān)。 常用的數(shù)據(jù)選擇器有2選1，4選1，8選1，16選1等。,圖（a）所示是4選1數(shù)據(jù)選擇器邏輯圖，其作用相當(dāng)于一個單刀四擲開關(guān)，示意如圖（b）所示。圖（c）是其邏輯符號。,D0D3為數(shù)據(jù)輸入端，其個數(shù)稱為通道數(shù)；A1、A0是控制信號或稱地址輸入信號、地址碼。地址輸入端數(shù)M與通道數(shù)N應(yīng)滿足N2M。根據(jù)地址信號A1、A0的取值

52、組合，輸出Y選取D0D3中1路數(shù)據(jù)傳輸；使能端 又稱選通端，低電平有效。,第3節(jié) 常用的組合邏輯電路,四、數(shù)據(jù)選擇器與分配器 2. 數(shù)據(jù)分配器 能將1路輸入變?yōu)槎嗦份敵龅慕M合邏輯電路稱為數(shù)據(jù)分配器，又稱多路解調(diào)器。它的功能與數(shù)據(jù)選擇器相反，能將串行輸入數(shù)據(jù)轉(zhuǎn)變?yōu)椴⑿休敵鰯?shù)據(jù)。,圖（a）為4路數(shù)據(jù)分配器邏輯圖，功能相當(dāng)于圖（b）所示單刀四擲開關(guān)，D是被傳輸數(shù)據(jù)輸入端；A1、A0是地址碼輸入端；Y0Y3是數(shù)據(jù)輸出端。當(dāng)1路數(shù)據(jù)送至D端，若地址碼依次為00011011，數(shù)據(jù)便可分別從Y0，Y1，Y2，Y3依次輸出。圖（c）是其邏輯符號。,若將A1、A0看作譯碼器的輸入端，D看作譯碼器的使能端，上圖所

53、示邏輯圖與2-4線譯碼器完全一樣。因此，任何帶使能端的全譯碼器都可作為數(shù)據(jù)分配器使用。,第3節(jié) 常用的組合邏輯電路,四、數(shù)據(jù)選擇器與分配器 3雙向開關(guān) 數(shù)據(jù)選擇/分配器稱為雙向開關(guān)。它既可作數(shù)據(jù)選擇器，又可作數(shù)據(jù)分配器。,圖示是雙向開關(guān)CC4051的邏輯符號。CC4051為三態(tài)工作， 使能端低電平有效；A2 , A1 , A0是地址碼輸入端；D0D7是數(shù)據(jù)輸入/輸出端；D8是數(shù)據(jù)輸出/輸入端。,第3節(jié) 常用的組合邏輯電路,四、數(shù)據(jù)選擇器與分配器 4數(shù)據(jù)選擇器分配器應(yīng)用舉例 （1）數(shù)據(jù)串并行轉(zhuǎn)換 （2）總線傳輸 （3）實(shí)現(xiàn)邏輯函數(shù),第3節(jié) 常用的組合邏輯電路,五、算術(shù)邏輯單元 算術(shù)邏輯單元又稱多

54、功能函數(shù)發(fā)生器，簡記為ALU。ALU能夠執(zhí)行數(shù)值比較、加、減等算術(shù)運(yùn)算，與、或、非等邏輯運(yùn)算，以及邏輯運(yùn)算和算術(shù)運(yùn)算的混合運(yùn)算。工作時，由控制信號決定具體執(zhí)行何種運(yùn)算。,第4節(jié) 組合邏輯電路的競爭與冒險,一、競爭與冒險 1. 0型冒險 圖中，當(dāng)A由1變0的t2時刻，由于G1存在傳輸延遲tP，所以在t2 （t2tP）期間，G2的兩個輸入均為0，經(jīng)G2延遲tP后，F(xiàn)在（t2tP）（t22tP）期間為0，產(chǎn)生了不應(yīng)有的負(fù)窄脈沖（俗稱毛刺），這種現(xiàn)象稱為0型冒險。,第4節(jié) 組合邏輯電路的競爭與冒險,一、競爭與冒險 2. 1型冒險 圖中，在輸出端出現(xiàn)了不應(yīng)有的正向毛刺，此稱為1型冒險。,第4節(jié) 組合邏輯

55、電路的競爭與冒險,一、競爭與冒險 3. 多個輸入信號變化時的冒險 一般來說，當(dāng)一個門的輸入有兩個或兩個以上信號發(fā)生改變時，由于這些信號是經(jīng)過不同路徑傳輸來的，因此使得它們狀態(tài)改變的時刻有先有后，這種現(xiàn)象稱為競爭。競爭的結(jié)果有時會導(dǎo)致冒險發(fā)生。如圖示兩輸入信號變化時的冒險。,第4節(jié) 組合邏輯電路的競爭與冒險,二、冒險的判斷與消除 1. 多個輸入信號變化時冒險的消除 方法之一：加取樣脈沖。,第4節(jié) 組合邏輯電路的競爭與冒險,二、冒險的判斷與消除 2. 0、1型冒險的消除 對于0、1型冒險可利用卡諾圖判斷。具體方法是：在卡諾圖中，若兩個大卡諾圈（至少包含2個最小項(xiàng)）相切，即兩圈不重迭，彼此之間又有相

56、鄰最小項(xiàng)時，則對應(yīng)邏輯電路便可能產(chǎn)生冒險。 消除方法：在邏輯設(shè)計(jì)時增加冗余項(xiàng)。,第3章總結(jié),1. 組合邏輯電路的特點(diǎn)是，任意時刻的輸出僅取決于同一時刻的輸入，而與電路原狀態(tài)無關(guān)。 2. 常用的中規(guī)模集成組合邏輯電路種類很多，包括：編碼器、譯碼器、數(shù)值比較器、數(shù)據(jù)選擇-分配器等，它們的共同特點(diǎn)是： 通用性一個功能部件芯片可實(shí)現(xiàn)多種功能。 自擴(kuò)展將若干個功能部件芯片通過適當(dāng)連接，擴(kuò)展成位數(shù)更多的復(fù)雜部件。 兼容性便于不同品種、功能電路混合使用。 要掌握各類常用組合邏輯電路的功能及用途，特別是功能擴(kuò)展端的使用方法。 3. 組合邏輯電路存在競爭與冒險現(xiàn)象。為消除冒險可采用加取樣脈沖，增添冗余項(xiàng)等方法。

57、,中等職業(yè)學(xué)校教學(xué)用書（應(yīng)用電子技術(shù)專業(yè)）,數(shù)字與脈沖電路 電子教案,主 編 徐新艷,幻燈制作 徐新艷,第4章 觸 發(fā) 器,雙穩(wěn)態(tài)電路又稱雙穩(wěn)態(tài)觸發(fā)器，簡稱觸發(fā)器，是最常用的具有記憶功能的數(shù)字基本單元電路。有一個或多個輸入端，兩個互補(bǔ)輸出端。兩輸出端分別記作Q和 。規(guī)定用Q狀態(tài)表示觸發(fā)器狀態(tài)：當(dāng)Q0、 1時，稱觸發(fā)器為0態(tài)；Q1、 0時，稱觸發(fā)器為1態(tài)。0態(tài)與1態(tài)是觸發(fā)器的兩種穩(wěn)定工作狀態(tài)。在外加脈沖信號（稱為觸發(fā)信號）作用下，觸發(fā)器可從一種穩(wěn)態(tài)翻轉(zhuǎn)為另一種穩(wěn)態(tài)（稱為觸發(fā)翻轉(zhuǎn)），當(dāng)觸發(fā)信號消失后，觸發(fā)器能保持新的穩(wěn)態(tài)不變。所以說觸發(fā)器具有記憶功能，或說觸發(fā)器能存儲信息。,第4章 觸 發(fā) 器,按

58、邏輯功能分，觸發(fā)器有RS、D、JK、T、T觸發(fā)器等。 按觸發(fā)方式分，有電位觸發(fā)型、主從觸發(fā)型、邊沿觸發(fā)型觸發(fā)器。 按結(jié)構(gòu)分，有基本、同步、主從觸發(fā)器等。,第4章 觸 發(fā) 器,第1節(jié) 基本RS觸發(fā)器 第2節(jié) 同步觸發(fā)器 第3節(jié) 主從觸發(fā)器 第4節(jié) 邊沿觸發(fā)器 第5節(jié) 集成觸發(fā)器,第1節(jié) 基本RS觸發(fā)器,一、電路結(jié)構(gòu)及邏輯符號 圖示是由兩個與非門組成的基本RS觸發(fā)器，有兩個輸入端： D端稱為置0端或復(fù)位端； D端稱為置1端或置位端。,第1節(jié) 基本RS觸發(fā)器,二、邏輯功能描述 1. 狀態(tài)轉(zhuǎn)換真值表,第1節(jié) 基本RS觸發(fā)器,二、邏輯功能描述 3. 狀態(tài)轉(zhuǎn)換圖,第1節(jié) 基本RS觸發(fā)器,二、邏輯功能描述 4. 波形圖 設(shè)觸發(fā)器初態(tài)Q0。用虛線表示這種不定狀態(tài)。,第2節(jié) 同步觸發(fā)器,基本RS觸發(fā)器的狀態(tài)置入無法從時間上加以控制，只要有效觸發(fā)信號出現(xiàn)在輸入端，觸發(fā)器狀態(tài)就翻轉(zhuǎn)。在數(shù)字系統(tǒng)中，常常需要觸發(fā)器同步動作。能使各觸發(fā)器同步動作的控制信號叫時鐘脈沖，記為CP。用時鐘脈沖做控制信號的觸發(fā)器，可以通過時鐘脈沖控制觸發(fā)器翻轉(zhuǎn)時刻，所以稱為可控觸發(fā)器或同步觸發(fā)器。,第2節(jié) 同步觸發(fā)器,一、同步RS觸發(fā)器 時鐘脈沖從CP端輸入，R是置0端，S是置1端。,第2節(jié) 同步觸發(fā)器,二、同步D觸發(fā)器 Q n+1D,第2節(jié) 同步觸發(fā)器,三、電平觸