7月全國自考計(jì)算機(jī)組成原理試題及答案解析

1、精品自學(xué)考試資料推薦全國 2018 年 7 月計(jì)算機(jī)組成原理試題課程代碼： 02318一、單項(xiàng)選擇題（本大題共15 小題，每小題1 分，共 15 分）在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的，請將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無分。1.若二進(jìn)制數(shù)為10110.11，則相應(yīng)的十進(jìn)制數(shù)為（）A.22.75B.22.5C.21.5D.22.32.某機(jī)字長為16 位，含一位數(shù)符，用補(bǔ)碼表示，則定點(diǎn)小數(shù)所能表示的絕對值最大的負(fù)數(shù)為（）A.-(1-2 -15)B.-(1-2 -16)C.-2 -15D.-13.若 X 補(bǔ) =1.1011，則 -X 補(bǔ) =（）A.1.0101B.1.

2、1011C.0.0101D.0.10114.規(guī)格化后尾數(shù)的最高數(shù)位為1 的原浮點(diǎn)數(shù)是（）A. 所有浮點(diǎn)數(shù)B.正浮點(diǎn)數(shù)C.負(fù)浮點(diǎn)數(shù)D.階碼以2 為底的正數(shù)5.在進(jìn)行布斯補(bǔ)碼一位乘法時(shí)，若相鄰兩位乘數(shù)yi yi+1 為 10 時(shí)，完成的操作是（）A. 減 yB.加 xC.減 xD.加 y6.靜態(tài)存儲(chǔ)器的特點(diǎn)是（）A. 寫入的信息靜止不變B.在電源正常情況下，寫入的信息能長期保持不變C.只讀不寫，因而信息不再變化D.停電后，信息仍能長久保持不變7.選擇 Cache 替換算法的主要依據(jù)是（）A. 采用何種地址映象方式B.采用何種寫入方法C.Cache 使用的器件D.Cache 的訪問命中率8.在存儲(chǔ)器

3、堆棧中，若堆棧從地址大的位置向地址小的位置生成，棧底地址為A ，SP 初值為 A+1 ，則堆棧壓棧操作是（）A. 將 SP 的值加 1，然后將數(shù)據(jù)寫入堆棧B. 將 SP 的值減 1，然后將數(shù)據(jù)寫入堆棧C.向 SP 所指的存儲(chǔ)位置寫入數(shù)據(jù)D. 向棧底寫入數(shù)據(jù)9.為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是（）A. 采用立即尋址B. 采用直接尋址C.采用存儲(chǔ)器間接尋址D. 采用寄存器尋址1精品自學(xué)考試資料推薦10.構(gòu)成中央處理器的兩個(gè)主要部分是（）A. 控制器和寄存器B.控制器和運(yùn)算器C.運(yùn)算器和寄存器D.控制器和存儲(chǔ)器11.微程序控制采用（）A. 硬連線邏輯實(shí)現(xiàn)B.組合邏輯電路實(shí)現(xiàn)C.存儲(chǔ)邏輯實(shí)

4、現(xiàn)D.時(shí)序電路實(shí)現(xiàn)12.下列說法中正確的是（）A. 串行總線一般用于短距離數(shù)據(jù)傳輸，并行總線主要用于低速數(shù)據(jù)傳輸B. 串行總線一般用于短距離數(shù)據(jù)傳輸，并行總線主要用于高速數(shù)據(jù)傳輸C.串行總線一般用于長距離數(shù)據(jù)傳輸，并行總線主要用于高速數(shù)據(jù)傳輸D. 串行總線一般用于長距離數(shù)據(jù)傳輸，并行總線主要用于低速數(shù)據(jù)傳輸13.獲得總線控制權(quán)的設(shè)備稱為（）A. 總線控制器B.總線主設(shè)備C.總線裁決器D.總線從設(shè)備14.計(jì)算機(jī)中的聲卡是（）A. 純輸入接口B.純輸出接口C.輸入輸出接口D.非接口部件15.在計(jì)算硬盤的平均訪問時(shí)間時(shí)，不包括（）A. 平均尋道時(shí)間B.平均旋轉(zhuǎn)延遲時(shí)間C.控制延時(shí)D.串并轉(zhuǎn)換時(shí)間二、

5、填空題（本大題共5 小題，每小題2 分，共10 分）請?jiān)诿啃☆}的空格中填上正確答案。錯(cuò)填、不填均無分。16.計(jì)算機(jī)的輸入輸出通道一般可分為選擇通道、_和 _等三種類型。17.從基本工作原理上可以將控制器分為_ 和 _兩種類型。18.計(jì)算機(jī)總線的信息傳輸方式有并行傳輸、_、 _ 和消息傳輸。19.在微程序控制器中，存放微指令的專用存儲(chǔ)器稱為_，一般用 _實(shí)現(xiàn)。20.在常用的磁盤記錄方式中，具有自同步能力的方式有調(diào)相制、_和 _等方式。三、名詞解釋題（本大題共5 小題，每小題 2 分，共 10 分）21.軟中斷22.全雙工總線23.指令周期24.原碼25.存儲(chǔ)器四、簡答題（本大題共6 小題，每小題

6、5 分，共30 分）26.動(dòng)態(tài)存儲(chǔ)器（ DRAM ）依靠什么存儲(chǔ)信息？何為存“1”？何為存“ 0”？為什么稱為“動(dòng)態(tài)”存儲(chǔ)器？27.在指令中常用哪些辦法來表明其尋址方式？各有何優(yōu)缺點(diǎn)？28.為什么連接到總線的所有部件的輸出控制信號(hào)中，不能有兩個(gè)同時(shí)為有效信號(hào)？29.何謂同步通信方式？它用在什么場合？2精品自學(xué)考試資料推薦30.何謂向量中斷？有何優(yōu)點(diǎn)和缺點(diǎn)？31.在 DMA 預(yù)處理（初始化）時(shí)，向磁盤接口送出的尋址信息一般有哪幾項(xiàng)？五、計(jì)算題（本大題共1 小題， 10 分）32.用原碼一位除法的恢復(fù)余數(shù)法進(jìn)行7 3 運(yùn)算。要求寫出每一步運(yùn)算過程及運(yùn)算結(jié)果。六、設(shè)計(jì)題（本大題共2 小題，第33 小題 15分，第 34 小題 10 分，共 25 分）33.用 4K 4 位 /片的 RAM 存儲(chǔ)器芯片設(shè)計(jì)一個(gè)16K 8 位的存儲(chǔ)器，地址總線 A A（低），雙向數(shù)據(jù)總150線 D 70W是讀寫控制信號(hào)。試畫出存儲(chǔ)器邏輯圖，注明各種信號(hào)線，列出片選邏輯式。D（低）， R/34.單總線 CPU 結(jié)構(gòu)如下圖所示，其中有運(yùn)算部件ALU 、寄存器 Y 和 Z、通用寄存器R0R3、指令寄存器IR 、程序計(jì)