微型計(jì)算機(jī)技術(shù)課后習(xí)題答案ppt課件

1、微型計(jì)算機(jī)技術(shù),第三版 孫德文編著,1,第1章 微型計(jì)算機(jī)系統(tǒng)的構(gòu)成,1.1試述微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)的關(guān)系。 答：微處理器是指由一片或幾片大規(guī)模集成電路組成的中央處理 器。 微型計(jì)算機(jī)指以微處理器為基礎(chǔ)，配以內(nèi)存儲(chǔ)器以及輸入輸 出接口電路和相應(yīng)的輔助電路構(gòu)成的裸機(jī)。 微型計(jì)算機(jī)系統(tǒng)指由微處理器配以相應(yīng)的外圍設(shè)備及其它 專用電路、電源、面板、機(jī)架以及足夠的軟件而構(gòu)成的系統(tǒng)。,1.2什么是單片機(jī)? 答：把構(gòu)成一個(gè)微型計(jì)算機(jī)的一些功能部件集成在一塊芯片之中 的計(jì)算機(jī)。,1.3什么是單板機(jī)? 答：把微處理器、RAM、ROM以及一些接口電路，加上相應(yīng)的外設(shè) (如鍵盤、7段顯示器等)以及監(jiān)

2、控程序固件等,安裝在一塊印刷電 路板上所構(gòu)成的計(jì)算機(jī)系統(tǒng)。,2,1.4什么是個(gè)人計(jì)算機(jī)? 答：英漢計(jì)算機(jī)詞典中解釋為“由微處理器芯片裝成的、便于 搬動(dòng)而且不需要維護(hù)的計(jì)算機(jī)系統(tǒng)”。,1.5試從微型計(jì)算機(jī)的結(jié)構(gòu)說明數(shù)據(jù)總線、控制總線和地址總線 的作用。 答：從微型計(jì)算機(jī)的結(jié)構(gòu)看出，數(shù)據(jù)總線、控制總線和地址總線 是微型計(jì)算機(jī)中, CPU芯片與內(nèi)存儲(chǔ)器和IO接口電路之間信息 傳輸?shù)墓餐贰?(1)數(shù)據(jù)總線是從微處理器向內(nèi)存儲(chǔ)器、I/O接口傳送數(shù)據(jù)的通路； 反之，它也是從內(nèi)存儲(chǔ)器、I/O接口向微處理器傳送數(shù)據(jù)的通路， 稱為雙向總線。 (2)地址總線是微處理器向內(nèi)存儲(chǔ)器和I/O接口傳送地址信息的通 路

3、，是單向總線。 (3)控制總線是微處理器向內(nèi)存儲(chǔ)器和I/O接口傳送的命令信號(hào)， 以及外界向微處理器傳送狀態(tài)信號(hào)等信息的通路，是雙向總線。,3,第2章 8086微處理器,2.1 試說明標(biāo)志寄存器中AF和PF的定義和用處。 答：標(biāo)志寄存器中AF（Auxiliary Carry Flag） D4 是輔助進(jìn)位標(biāo)志位。如果做加法時(shí)低位有進(jìn)位或做減法時(shí)低位 有借位，則AF=1，否則AF=0。 標(biāo)志寄存器中PF（Parity Flag） D2 是奇偶標(biāo)志位。 如果操作結(jié)果低八位中含有偶數(shù)個(gè)1，則PF=1，否則PF=0 (通信時(shí)用于糾錯(cuò)) 。,2.2 試說明標(biāo)志寄存器中DF的的定義和用處。 答：標(biāo)志寄存器中D

4、F（Direction Flag）D10 是方向標(biāo)志位。 在串處理指令中，若DF=0，表示串處理指令地址指針自動(dòng)增量； DF=1，表示地址指針自動(dòng)減量。DF位可由指令預(yù)置。,2.3 試說明段寄存器的作用。 答：8086微處理器中的16位寄存器，用來存放對(duì)應(yīng)的存儲(chǔ)段的 段基值段起始地址的高16位。通過段寄存器值和指令中給出 的16位段內(nèi)偏移量,可得出存儲(chǔ)器操作數(shù)的物理地址(20位)。,4,2.4 試說明8086的引腳信號(hào)中M/IO、DT/R、RD、WR、ALE和BHE 的作用。 答：8086的引腳信號(hào)中 M/IO*的作用是，存儲(chǔ)器/I/O選擇信號(hào)(輸出)。用于區(qū)分當(dāng)前 操作是訪問存儲(chǔ)器還是訪問I

5、/O端口。若該引腳輸出高電平，表示 訪問存儲(chǔ)器；若輸出低電平，表示訪問I/O端口。 DT/R*的作用是，數(shù)據(jù)發(fā)送/接收信號(hào)（輸出）用于指示數(shù)據(jù) 傳送的方向，高電平表示CPU發(fā)送數(shù)據(jù)，低電平表示CPU接收數(shù)據(jù)。 該信號(hào)常用于數(shù)據(jù)緩沖器的方向控制。(T) RD*的作用是，讀控制信號(hào)（三態(tài)輸出），低電平有效時(shí)， 表示CPU正從存儲(chǔ)器或I/O端口讀取信息。 WR*的作用是，寫控制信號(hào)（三態(tài)、輸出），低電平有效。有 效時(shí)表示CPU正將信息寫入存儲(chǔ)器或I/O端口。 ALE的作用是，地址鎖存允許，高電平有效。有效時(shí)表示地址 線上的地址信息有效。 BHE*的作用是，數(shù)據(jù)總線高8位輸出允許 / 狀態(tài)S7信號(hào)。在

6、 總線周期的T1時(shí)刻，為數(shù)據(jù)總線高8位允許信號(hào)BHE，低電平有效， 有效時(shí)允許高8位數(shù)據(jù)在D15D8總線上傳送。,5,2.5 什么是雙重總線?以AD15AD0引腳說明雙重總線的功能是 怎樣實(shí)現(xiàn)的? 答：常把分時(shí)復(fù)用的總線稱為雙重總線，如某一時(shí)刻總線上出現(xiàn) 的是地址，另一時(shí)刻，總線上出現(xiàn)的是數(shù)據(jù)或狀態(tài)(控制)信號(hào)。 8086CPU的AD15AD0引腳,是地址/數(shù)據(jù)復(fù)用引腳。在總線周 期的T1時(shí)刻，它們傳送地址信息，在總線的T2、T3、TW和T4時(shí)刻 時(shí)，用來傳送數(shù)據(jù)信息。,2.6 試說明8086的最小方式和最大方式的區(qū)別. 答： 8086微處理器有兩種工作方式: 在最小方式下，由8086提供系統(tǒng)

7、所需要的全部控制 信號(hào)，用 以構(gòu)成一個(gè)單處理器系統(tǒng)。此時(shí)MNMX*線接VCC(高電平)。 在最大方式下，系統(tǒng)的總線控制信號(hào)由專用總線控制器8288 提供，構(gòu)成一個(gè)多處理機(jī)或協(xié)處理機(jī)系統(tǒng)。此時(shí)MNMX*線接地。,6,2.6 8086的讀周期時(shí)序和寫周期時(shí)序的區(qū)別有哪些? 答：讀操作與寫操作的主要區(qū)別為： DT/R*控制信號(hào)在讀周期中為低電平，在寫周期中為高 電平；,7,在讀周期中，RD*控制信號(hào)在T2T3周期為低電平；WR*信號(hào) 始終為高電平(無效電平);在寫周期中WR*控制信號(hào)在T2T3周期為 低電平，而RD*信號(hào)始終為高電平(無效電平)。,8,在讀周期中，數(shù)據(jù)信息一般出現(xiàn)在T2周期以后，雙重

8、總線 AD0AD15上的地址信息有效和數(shù)據(jù)信息有效之間有一段高阻態(tài)， 因?yàn)锳D0AD15上的數(shù)據(jù), 必須在存儲(chǔ)芯片(或IO 接口)的存取 時(shí)間后才能出現(xiàn)。 而在寫周期中，數(shù)據(jù)信息在雙重總線上是緊跟在地址總線有效 之后立即由CPU送上，兩者之間無一段高阻態(tài),9,在讀周期中，如果在T3周期內(nèi)，被訪問的內(nèi)存單元或IO端 口還不能把數(shù)據(jù)送上數(shù)據(jù)總線，則必須在T3之后插入等待周期Tw， 這時(shí)RD*控制信號(hào)仍為有效低電平。 在寫周期中，如果在T3周期內(nèi)，被訪問的內(nèi)存單元或IO端口 還不能把數(shù)據(jù)總線上的 數(shù)據(jù)取走，則必須在T3之后插入等待周期 Tw，這時(shí)WR*控制信號(hào)仍為有效低電平。,10,2.8 什么是指

9、令周期? 什么是總線周期? 什么是時(shí)鐘周期?說明三 者的關(guān)系。 答：執(zhí)行一條指令所需要的時(shí)間稱為指令周期包括取指令、譯碼和 執(zhí)行等操作所需的時(shí)間。 指令周期 CPU通過總線操作完成同內(nèi)存儲(chǔ)器或I/O接口之間一次數(shù)據(jù)傳送 所需要的時(shí)間。 總線周期 CPUJ時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期，時(shí)鐘周期是CPU的時(shí) 間基準(zhǔn)。 時(shí)鐘周期 三者的關(guān)系：時(shí)鐘周期是CPU的時(shí)間基準(zhǔn)?？偩€周期至少包括 4個(gè)時(shí)鐘周期即T1、T2、T3和T4，處在這些基本時(shí)鐘周期中的總線 狀態(tài)稱為T狀態(tài)。一個(gè)指令周期由一個(gè)或若干個(gè)總線周期組成。,11,2、存儲(chǔ)芯片的存儲(chǔ)容量由其地址線數(shù)N和數(shù)據(jù)線數(shù)決定: 2N 數(shù)據(jù)線數(shù) 。,3、存儲(chǔ)

10、芯片在存儲(chǔ)器中的起始地址,稱為芯片高端地址, 設(shè)計(jì)時(shí)分配確定, 由其片外地址線全譯碼得出芯片 的片選信號(hào)： 片外地址線數(shù)=CPU地址線數(shù) - 芯片地址線數(shù),1、存儲(chǔ)芯片的片內(nèi)尋址范圍由其地址線實(shí)際根數(shù)N決定: 2N 。,第4章 存儲(chǔ)器接口的基本技術(shù),基本知識(shí),A19 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1111 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 32K 16K 8K 4K 2K 1K 512 256 128 64 32 16 8 4 2 1,12,5、存儲(chǔ)器設(shè)計(jì)時(shí)確定存儲(chǔ)芯片數(shù)的一般方法： 若

11、已有存儲(chǔ)芯片的容量為L(zhǎng)J bit，要構(gòu)成容量為M N bit的存儲(chǔ)器，需要的芯片數(shù)S為： S =（M / L） （N / J）,6、8位微機(jī)應(yīng)用系統(tǒng)中的存儲(chǔ)器設(shè)計(jì)要點(diǎn)： (1)按給定要求選擇主要芯片; (2)給存儲(chǔ)芯片分配地址; (3)每個(gè)存儲(chǔ)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián), 接在CPU的相應(yīng)總線上； (4)按存儲(chǔ)芯片分配的地址, 將CPU未接的高位地址, 通過相應(yīng)譯碼器產(chǎn)生各個(gè)芯片的片選信號(hào)，以 實(shí)現(xiàn)各個(gè)芯片占據(jù)不同的地址段。,4、存儲(chǔ)芯片在存儲(chǔ)器的地址范圍 由其片內(nèi)尋址范圍和高端地址決定: 高端地址+片內(nèi)尋址范圍 “+”：連接之意。,13,7、 16位微機(jī)的奇偶存儲(chǔ)體,將1MB內(nèi)存空間

12、(00000HFFFFFH)分為兩部分：,偶存儲(chǔ)體 同CPU低8位數(shù)據(jù)線 D0D7相連，由A0 作片選，A0=0時(shí)選中；, CPU的A1A19與奇偶存儲(chǔ)體的A0A18對(duì)應(yīng)相連，同時(shí)選通對(duì)應(yīng)單元;,14,8、8086與奇偶存儲(chǔ)體連接圖,A0低電位選中偶存儲(chǔ)體，輸入/出該字的低8位數(shù)據(jù)；, CPU的A1A19與奇偶存儲(chǔ)體的A0A18對(duì)應(yīng)相連，同時(shí)選通某字對(duì)應(yīng)的高、低字節(jié)存儲(chǔ)單元;,訪問該對(duì)準(zhǔn)存儲(chǔ)的字，僅需一個(gè)總線周期。,15,9、16位微機(jī)應(yīng)用系統(tǒng)中的存儲(chǔ)器設(shè)計(jì)要點(diǎn) (1)按給定要求選擇主要芯片。,(2)每個(gè)存儲(chǔ)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián), 接在CPU的相應(yīng)總線上： 偶存儲(chǔ)片由A0選通，數(shù)據(jù)

13、線接CPU的D0D7 。 奇存儲(chǔ)片由BHE*選通，數(shù)據(jù)線接CPU的D8D15 。,(3)將存儲(chǔ)芯片組成奇偶存儲(chǔ)體、并分配地址。,(4)按存儲(chǔ)芯片分配的地址, 將CPU未接的高位地址, 通過相應(yīng)譯碼器產(chǎn)生各個(gè)芯片的片選信號(hào)，以 實(shí)現(xiàn)各個(gè)芯片占據(jù)不同的地址段。,16,習(xí) 題,4.1 用下列芯片構(gòu)成存儲(chǔ)系統(tǒng)，各需要多少RAM芯片？ 需要多少位地址作為片外地址譯碼？ 設(shè)系統(tǒng)為20位地址線，并采取全譯碼方式。 (1)5124bRAM構(gòu)成16KB的存儲(chǔ)系統(tǒng)。,解：L=512，J=4，M=161024，N=8 S=(161024/512) (8/4)=64 故構(gòu)成所要求的存儲(chǔ)系統(tǒng), 需要64片RAM芯片。

14、512位芯片應(yīng)有9根地址線, 用在20位地址線的系統(tǒng) 中, 需要11位地址作為片外地址譯碼。,(2)10241bRAM構(gòu)成128KB的存儲(chǔ)系統(tǒng)。 解：略。 (3)2K4bRAM構(gòu)成64KB的存儲(chǔ)系統(tǒng)。 解：略。 (4)64K1bRAM構(gòu)成256KB的存儲(chǔ)系統(tǒng)。 解：略。,17,4.2 現(xiàn)有一種存儲(chǔ)芯片容量為5124b，若用它實(shí)現(xiàn)4KB的存儲(chǔ)容 量，需要多少這種芯片？每片需要多少根地址線？4KB的存儲(chǔ)系統(tǒng) 最少需要多少根地址線？,解：L=512，J=4，M=41024，N=8 S=(41024/512) (8/4)=16 故構(gòu)成所要求的存儲(chǔ)系統(tǒng), 需要16片RAM芯片。 512位芯片應(yīng)有9根地址

15、線。 4KB的存儲(chǔ)系統(tǒng)最少需要12根地址線。,4.3 有一個(gè)2732EPROM芯片的譯碼電路，如習(xí)圖4-1所示， 試計(jì)算該芯片的地址范圍及存儲(chǔ)容量。,18,解： 圖中，譯碼電路G2A* 接地，G1接A14。G2B*同 “與門”的輸出端相連， “與門”輸入為A15A19， 只有A15A19皆為高電平 時(shí)，G2B*才為有效低電平， 也就是A15 A19為11111 時(shí)， G2B*才有效。 所以，只有當(dāng)A14A19為1111 11時(shí)，74LS138譯碼器才工作。,存儲(chǔ)器芯片的片選信號(hào)CS*同“與門”的輸出端相連?！芭c門” 的輸入同譯碼器輸出Y6*、Y7*相連，當(dāng)Y6*為低電平，或Y7*為低 電平時(shí)，

16、CS*為有效低電平，存儲(chǔ)器芯片被選中。Y6*為低電平時(shí)A13A11為“110”，Y3*為低電平時(shí)A13 A11為“111”。也就是說，A13和A12為“11” 時(shí)，存儲(chǔ)器芯 片就被選中。,考慮到A11已經(jīng)是芯片內(nèi)地址，因此，該存儲(chǔ)芯片的高端地址 為A19A12。由上述分析得出：該高端地址為1111 1111，即FFH。,19,芯片2732有12根地址線，對(duì)應(yīng)片內(nèi)地址范圍為000HFFFH。 故圖中芯片2732工作的地址范圍為FF000H FFFFFH。 芯片Intel2732有12根地址線，故存儲(chǔ)容量為4KB 。,4.4 某存儲(chǔ)系統(tǒng) , 如習(xí)圖4-2所示， RAM和EPROM的 存儲(chǔ)容量各是

17、多少？存儲(chǔ)器 地址分配范圍 各是多少？,20,解： 芯片的存儲(chǔ)容量由其地址線根數(shù)和數(shù)據(jù)線根數(shù)決定。芯片RAM 有11根地址線，有8根數(shù)據(jù)線，其存儲(chǔ)容量為2KB。芯片EPROM有 12根地址線，有8根數(shù)據(jù)線，對(duì)應(yīng)的存儲(chǔ)容量為4KB。,芯片RAM有 11根地址線， 對(duì)應(yīng)的片內(nèi) 尋址范圍為 000H7FFH。 芯片EPROM有 12根地址線， 對(duì)應(yīng)的片內(nèi) 尋址范圍為 000HFFFH。,21,芯片的高端地址由其片選譯碼決定。圖中譯碼電路G2* 接IO/M*，G1接A19。G2A*同“與門”的輸出端相連，“與門”的 輸入為A15A18，只有A15A18皆為高電平時(shí)，G2B*為有效低 電平，也就是A15

18、A18為1111時(shí)， G2B*才有效。所以，只有 當(dāng)A15A19為1111 1時(shí)，74LS138譯碼器才工作。,芯片RAM的片選信號(hào)CS* 同譯碼器輸出Y1*相連，當(dāng) Y1*為低電平， CS*為有效 低電平，芯片RAM被選中。 Y1*為低電平時(shí)A14A12為 、“001”。 可見，芯片RAM 的高端地址為1111 1001， 即F9H。,F9H,故RAM在存儲(chǔ)器中的 地址范圍為F9000H F97FFH。,RAM片內(nèi)尋址范圍為 000H7FFH。,22,F9H,芯片EPROM的片選信號(hào)CS*同譯碼器輸出Y5*相連，當(dāng)Y5*為低 電平，CS*為有效低電平，芯片EPROM才被選中。Y5*為低電平時(shí)

19、 A14A12為“101”。 可見，芯片EPROM的高端地址為1111 1101， 即FDH。,EPROM,當(dāng)A15A19為1111 1時(shí)，74LS138譯碼器才工作。,故芯片EPROM 在存儲(chǔ)器中的地址 范圍為 FD000H FDFFFH。,FDH,芯片EPROM的 片內(nèi)尋址范圍為 000HFFFH。,23,4.5 作業(yè) 4.6 待作,4.7 在用兩片8K8b的靜態(tài)RAM芯片6264組成的8位微機(jī)系統(tǒng) 中，其存儲(chǔ)電路如習(xí)圖4-3所示，試計(jì)算芯片6264#1和#2的 地址范圍及存儲(chǔ)器的總?cè)萘俊?解： #1芯片的片選為 A13, 其它高端地址 線皆未參加。故#1芯 片的高端地址將會(huì)重 疊。#2芯

20、片也是如此。 即便是14根地址線的 系統(tǒng)，A13和A14皆為 0時(shí), #1芯片和#2芯 片將同時(shí)工作，系統(tǒng) 工作將被破壞。,24,芯片的地址范圍由其片內(nèi)尋址范圍和芯片的高端地址決定。 芯片的片內(nèi)尋址范圍由其地址線根數(shù)根數(shù)決定。芯片6462有 13根地址線，對(duì)應(yīng)的片內(nèi)尋址范圍為0000H1FFFH， 共8K。,為此，應(yīng)采取高端地址線全譯碼。如下圖。,不難看出，#1芯片的高端地址為1111 000，即F0H 。 #2芯片的高端地址為1111 001 ，即F2H 。 #1芯片的地址范圍為F0000HF1FFFH， #2芯片的地址范圍為F2000HF3FFFH。,F0H,F2H,25,芯片的存儲(chǔ)容量由

21、其地址線根數(shù)和數(shù)據(jù)線根數(shù)決定。靜態(tài)RAM芯片6264有13根地址線，有8根數(shù)據(jù)線，其片存儲(chǔ)容量為8KB。存儲(chǔ)器由兩片6264構(gòu)成, 總存儲(chǔ)容量為16KB 。,4.8 某微機(jī)系統(tǒng)的存儲(chǔ)器由5片RAM芯片組成,如習(xí)圖4-4所示。其中，U1有12條地址線，8條數(shù)據(jù)線。U2U5各有10條地址線， 4條數(shù)據(jù)線。試計(jì)算芯片U1 、 U2 和 U3 的地址范圍及該存儲(chǔ) 器的總?cè)萘俊?U2U5兩兩同地址、合成8位),26,解：圖中，譯碼電路G2B*經(jīng)“與非門”接A15 ，G1接M/IO*。 A15為高電平1時(shí)，G2A*才為有效低電平。 M/IO*應(yīng)為高電平。 G2A*同“或門”的輸出端相連，“或門”輸入為A1

22、4、 A16A19， 只有A14、 A16A19皆為低電平時(shí)，G2A*才為有效低電平。 所以，只有當(dāng)A19A14為0000 10時(shí)，74LS138譯碼器才工作。,27,只有當(dāng)A19A14為0000 10時(shí)，74LS138譯碼器才工作。,芯片U1的片選信號(hào)CS*同“與門”的輸出端相連?！芭c門”的輸入同譯碼器輸出Y2*、Y3*相連，當(dāng)Y2*為低電平，或Y3*為低 電平時(shí)，CS*為有效低電平，存儲(chǔ)器芯片被選中。 Y2*為低電平時(shí)A13A11為“010”，Y3*為低電平時(shí)A13A11為“011”。就是說，A13和A12為“01” 時(shí)，存儲(chǔ)器芯片就被選中。,所以，芯片U1的高端地址為0000 1001，

23、即09H。,低電平,09H,28,芯片U1有12條地址線，對(duì)應(yīng)的片內(nèi)尋址范圍 為000HFFFH。故芯片U1的地址范圍為 09000H09FFFH。,09H,29,芯片U2、U3的片選信號(hào)CS*同“或門”的輸出端相連?！盎蜷T” 的輸入同譯碼器輸出Y4*和A10相連，當(dāng)Y4*和A10同為低電平時(shí)， 存儲(chǔ)芯片U2、U3被選中。 存儲(chǔ)芯片U2、U3被選中時(shí)，A13A11及A10應(yīng)為“1000” 。 如前所述， 74LS138譯碼器才工作時(shí)，A19A14為0000 10 。 故芯片U2、U3的高端地址為0000 1010 00，即0A0H。,U2U3各有10條地址線，對(duì)應(yīng)的片內(nèi)尋址范圍為000H3FFH，共1K。故U2U3的地址范圍為0A000H0A3FFH。,0A0H,30,芯片U4、U5的片選信號(hào)CS*同“或門”的輸出端相連?！盎蜷T”的 輸入同譯碼器輸出Y4*和A10*相連，當(dāng)Y4*和A10*同為低電平時(shí)，存儲(chǔ) 芯片U4、U5被選中。此時(shí)，A13A11及A10為“1001” 。 如前所述， 74LS138譯碼器才工作時(shí)，A19A14為0000 10 。 故芯片U2、U3的高端地址為0000 1010 01，即0A