chapter5 總線與輸入輸出系統(tǒng)-第一部分_W

1、計(jì)算機(jī)組成原理Computer Organization2019 . 秋西安交通大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)系計(jì)算機(jī)組成原理課程組Copyright 2012 Computer Organization Group. All rights reserved.計(jì)算機(jī)組成原理第五章總線與輸入輸出系統(tǒng)總線（Bus）是連接計(jì)算機(jī)各部件間的公共數(shù)據(jù)通路。 輸入輸出（Input / Output）系統(tǒng)的作用是實(shí)現(xiàn)人與計(jì)算機(jī)之間的交互。 目錄第五章總線與輸入輸出系統(tǒng)5.1 總線的分類(lèi)5.2 總線管理和控制5.3 總線結(jié)構(gòu)和標(biāo)準(zhǔn)5

2、.4 輸入輸出系統(tǒng)5.5 I/O設(shè)備5.6 I/O接口5.7 I/O數(shù)據(jù)傳送控制方式總線的概念r 總線是連接多個(gè)部件之間的信息傳輸通路，是各部件間 共享的傳輸介質(zhì)?？偩€的組成和特性r 總線的主要組成部分是連接計(jì)算機(jī)各功能部件的邏輯電 路，包括管理信息傳輸規(guī)則的電路。決不能把總線理解為單純的連接線！r 在任何時(shí)刻，只可以有一個(gè)部件向總線上發(fā)送信息，但 卻可以有一個(gè)或多個(gè)部件同時(shí)從總線上接收信息。r 通信總線計(jì)算機(jī)系統(tǒng)間（機(jī)機(jī)）或計(jì)算機(jī)與其它系統(tǒng)間（移 動(dòng)通信、儀表等）的信息通路。Copyright 2012 Computer Organization

3、Group. All rights reserved.總線的分類(lèi)r 片內(nèi)總線連接芯片內(nèi)部各部件的總線。CPU內(nèi)部總線 X AC SP M D R M A R PC IR CU中斷系統(tǒng) A L Ur 系統(tǒng)總線計(jì)算機(jī)單機(jī)系統(tǒng)內(nèi)部各大部件間信息傳輸?shù)墓餐?。系統(tǒng)總線r 按照物理位置分為 板級(jí)總線：板內(nèi)片間連線板級(jí)總線板間總線通信總線 板間總線：板間連線Copyright 2012 Computer Organization Group. All rights reserved.系統(tǒng)總線（續(xù)）r 按照傳輸?shù)男畔⒎譃?數(shù)據(jù)總線：用于傳輸數(shù)據(jù)，雙向傳輸線。通常

4、，數(shù)據(jù)總線寬度 = 機(jī)器字長(zhǎng)。 地址總線：用于傳輸?shù)刂?，單向傳輸線。通常，地址總線寬度與存儲(chǔ)單元數(shù)量有關(guān)。 控制總線：用于傳輸CPU發(fā)出的控制信號(hào)（出）及其它部件發(fā)給CPU的狀態(tài)反饋信號(hào)（入）?？刂瓶偩€給出的控制信號(hào)類(lèi)型決定了系統(tǒng)總線所支持的控制方式以及通信方式。通信總線r 按照傳輸方式分為 串行通信總線：數(shù)據(jù)從低位開(kāi)始按位傳送。特點(diǎn)：傳輸線少，適合遠(yuǎn)距離且速度要求不高的場(chǎng)合。 并行通信總線：數(shù)據(jù)按字節(jié)或字同時(shí)傳送。 特點(diǎn)：傳輸線較多，適合近距離、高速傳送。本章重點(diǎn)討論系統(tǒng)總線目錄第五章總線與輸入輸出系統(tǒng)5.1 總線的分類(lèi)5.2 總線管理和控制5.3 總線結(jié)構(gòu)和標(biāo)準(zhǔn)5.4 輸入輸出系統(tǒng)5.5

5、I/O設(shè)備5.6 I/O接口5.7 I/O數(shù)據(jù)傳送控制方式總線管理和控制為了控制一個(gè)時(shí)刻只有一個(gè)部件向總線上發(fā)送信息，同時(shí)減輕總線的負(fù)載，通常，總線上的部件都通過(guò)三態(tài) 控制邏輯與總線相連。雙向總線收發(fā)器總線管理和控制（續(xù)）設(shè)置總線控制邏輯對(duì)總線的工作進(jìn)行控制管理?？偩€控制方式分兩種： 集中式總線控制：總線控制所需的邏輯電路集中在一起。比如，集中放在CPU中，或者設(shè)置總線控制器。 分布式總線控制：總線控制所需的邏輯電路分散在與總線連接的各個(gè)功能部件或設(shè)備接口中，不專(zhuān)設(shè)總線 控制器。本章重點(diǎn)討論集中式總線控制總線仲裁機(jī)制系統(tǒng)總線上連接著多種部件，按照部件對(duì)總線是否具 有控制能力，將部件劃分為主模塊

6、和從模塊。r 總線主模塊：具有申請(qǐng)、啟動(dòng)總線操作的部件。當(dāng)申請(qǐng) 成功時(shí)主模塊享有總線控制權(quán)。r 總線從模塊：被動(dòng)響應(yīng)主模塊發(fā)來(lái)的總線操作命令的部 件。配合主模塊完成一次總線傳送操作。通常，主模塊由能夠發(fā)出總線請(qǐng)求的部件承擔(dān)（如CPU、DMA控制器、I/O接口等）。典型的從模塊是主存，因?yàn)樗豢赡苤鲃?dòng)要求存取操作。I/O既可以是主模 塊，也可以是從模塊。 一次總線操作只能有一個(gè)主模塊，但可以有多個(gè)從模塊?？偩€仲裁機(jī)制（續(xù)）r 仲裁目的：當(dāng)有多個(gè)主模塊同時(shí)申請(qǐng)總線時(shí)，解決總線 控制權(quán)的分配問(wèn)題。r 仲裁思路：為每個(gè)主模塊按照其工作速度及操作緊要程度設(shè)置優(yōu)先級(jí)別（越緊急的優(yōu)先級(jí)越高），同時(shí)總線控制器

7、中設(shè)置仲裁機(jī)構(gòu)。當(dāng)多個(gè)主模塊同時(shí)要求使用總線時(shí)，總線仲裁機(jī)構(gòu)依據(jù)其優(yōu)先級(jí)的高低確定誰(shuí)先獲得總線控制權(quán)。集中式總線控制常用判優(yōu)方法：三種鏈?zhǔn)讲樵?xún)計(jì)數(shù)器定時(shí)查詢(xún)獨(dú)立請(qǐng)求鏈?zhǔn)讲樵?xún)r(jià) 實(shí)現(xiàn)方法： 通過(guò)一條判優(yōu)鏈路（優(yōu)先鏈）對(duì)每個(gè)主模塊逐一串行查詢(xún)。r 優(yōu)先權(quán)的分配：離總線控制器物理連接最近的部件優(yōu)先權(quán)最高，反之最低。r 查詢(xún)方法：從離總線控制器最近的主模塊開(kāi)始查起。首先查到的一定是所有提出請(qǐng)求的主模塊中優(yōu)先權(quán)最高的一個(gè)。查到最高優(yōu)先級(jí)且有請(qǐng)求的主模塊后，該模塊通過(guò)相應(yīng)信號(hào)卡斷判優(yōu)鏈路，這樣它就可以獨(dú)占總線與從模塊之間進(jìn)行操作了。當(dāng)操作結(jié)束后及時(shí)釋放總線，此時(shí)總線控制器可以繼續(xù)對(duì)其它請(qǐng)求模塊進(jìn)行判優(yōu)。鏈

8、式查詢(xún)（續(xù)）BS總線控制器 數(shù)據(jù)總線地址總線 BR主模塊n主模塊1主模塊0BG鏈?zhǔn)讲樵?xún)方式結(jié)構(gòu)框圖鏈?zhǔn)讲樵?xún)（續(xù)）鏈?zhǔn)讲樵?xún)方式控制信號(hào)線定義：三根r BR：總線請(qǐng)求 (Bus Request)，所有主模塊都通過(guò)此線向總線控制部件發(fā)請(qǐng)求信號(hào)，為公用線。該信號(hào)有效時(shí) 表示系統(tǒng)中至少有一個(gè)主模塊請(qǐng)求使用總線。r BG：總線同意（Bus Grant），總線控制部件通過(guò)此線向請(qǐng)求總線的主模塊發(fā)出同意使用總線信號(hào)。該信號(hào)有效時(shí)表示總線控制器已經(jīng)響應(yīng)了總線請(qǐng)求。r BS：總線忙(Bus Busy)，所有主模塊都通過(guò)此線向總線控制器發(fā)“忙”信號(hào)，為公用線。該信號(hào)有效時(shí)表示總線正在被占用。鏈?zhǔn)讲樵?xún)（續(xù)）串行排隊(duì)鏈

9、路邏輯鏈?zhǔn)讲樵?xún)（續(xù)）鏈?zhǔn)讲樵?xún)過(guò)程示意數(shù)據(jù)總線地址總線 BRBS 總線控制器主模塊1主模塊0主模塊nBG1. 主模塊 1、主模塊n同時(shí)請(qǐng)求，BR有效；查詢(xún)到主模塊 1時(shí)卡斷 BG 信號(hào)；鏈?zhǔn)讲樵?xún)（續(xù)）總線控制器總線控制器 主模塊1主模塊0鏈?zhǔn)讲樵?xún)過(guò)程示意BSBR 主模塊n數(shù)據(jù)總線地址總線 BG2. 主模塊 1 發(fā)總線忙信號(hào) BS，占用總線，BR、BG 撤消；鏈?zhǔn)讲樵?xún)（續(xù)）鏈?zhǔn)讲樵?xún)過(guò)程示意數(shù)據(jù)總線地址總線 BRBS 總總線線控控制制器器主模塊1主模塊0主模塊nBG3. 主模塊1 撤消 BS 信號(hào)，釋放總線?？偩€控制器接收新的請(qǐng)求鏈?zhǔn)讲樵?xún)（續(xù)）鏈?zhǔn)讲樵?xún)方式的特點(diǎn):r 實(shí)現(xiàn)總線判優(yōu)控制所需的信號(hào)線少（

10、3根），結(jié)構(gòu)簡(jiǎn)單，易于擴(kuò)充。r 查詢(xún)速度慢，查詢(xún)鏈路對(duì)電路故障敏感；優(yōu)先級(jí)固定不變，使用靈活性差；優(yōu)先級(jí)低的模塊可能長(zhǎng)期得不到響應(yīng)，影響所帶模塊數(shù)量。計(jì)數(shù)器定時(shí)查詢(xún)r(jià) 實(shí)現(xiàn)方法：總線控制器中設(shè)一個(gè)計(jì)數(shù)器用作查詢(xún)。r 查詢(xún)方法：查詢(xún)開(kāi)始，計(jì)數(shù)器計(jì)數(shù)。每計(jì)一次數(shù)，就將計(jì)數(shù)值作為模塊地址發(fā)往各個(gè)主模塊。每個(gè)申請(qǐng)總線的主模塊對(duì)地址進(jìn)行識(shí)別，地址符合的模塊獲得總線控制權(quán)，停止計(jì)數(shù)。r 優(yōu)先級(jí)設(shè)定：由計(jì)數(shù)初值決定最高優(yōu)先級(jí)。 查詢(xún)時(shí)計(jì)數(shù)器從0開(kāi)始計(jì)數(shù)，即0號(hào)主模塊的優(yōu)先級(jí)最高; 查詢(xún)時(shí)計(jì)數(shù)器從上一次查詢(xún)的終止點(diǎn)開(kāi)始計(jì)數(shù)，則 終止點(diǎn)優(yōu)先級(jí)最高。此時(shí)優(yōu)先級(jí)是循環(huán)的； 計(jì)數(shù)初值由程序設(shè)定，此時(shí)優(yōu)先級(jí)可編程改變。

11、計(jì)數(shù)器定時(shí)查詢(xún)（續(xù)） 總線控制器 模塊地址BS數(shù)據(jù)總線地址總線 BR 主模塊n主模塊1主模塊0計(jì)數(shù)器定時(shí)查詢(xún)方式結(jié)構(gòu)框圖計(jì)數(shù)器定時(shí)查詢(xún)（續(xù)）計(jì)數(shù)器定時(shí)查詢(xún)過(guò)程示意總線控制器00000模塊地址 數(shù)據(jù)總線地址總線 BS主模塊n主模塊1主模塊0BR1. 多個(gè)主模塊同時(shí)請(qǐng)求總線，計(jì)數(shù)器從0開(kāi)始計(jì)數(shù)查詢(xún)，0號(hào)地址沒(méi)有模塊響應(yīng)；計(jì)數(shù)器定時(shí)查詢(xún)（續(xù)）計(jì)數(shù)器定時(shí)查詢(xún)過(guò)程示意數(shù)據(jù)總線地址總線 總線控制器總模塊地址線BS控制BR器 主模塊000001主模塊1主模塊n2、繼續(xù)計(jì)數(shù)，主模塊 1 符合，主模塊 1 占用總線（細(xì)節(jié)略）計(jì)數(shù)器定時(shí)查詢(xún)（續(xù)）計(jì)數(shù)器定時(shí)查詢(xún)方式的特點(diǎn):r 優(yōu)先級(jí)設(shè)置靈活，對(duì)電路故障不如鏈?zhǔn)讲樵?xún)

12、敏感。r 但控制線數(shù)增加（模塊地址線），控制過(guò)程復(fù)雜性增加， 導(dǎo)致硬件開(kāi)銷(xiāo)增加。獨(dú)立請(qǐng)求r 每一個(gè)主模塊專(zhuān)門(mén)有一根 BR 線和 BG 線，各自通過(guò)獨(dú)立的請(qǐng)求線向總線控制器發(fā)請(qǐng)求；r 總線控制器里設(shè)置并行排隊(duì)線路，同時(shí)接收各模塊發(fā)來(lái) 的請(qǐng)求信號(hào)并同時(shí)進(jìn)行排隊(duì)判優(yōu)；r 通過(guò)各自獨(dú)立的回答線發(fā)出總線同意信號(hào) BG。特點(diǎn)：響應(yīng)速度快；硬件開(kāi)銷(xiāo)最大（相比之下控 制線數(shù)更多，控制更復(fù)雜）。獨(dú)立請(qǐng)求（續(xù)）總線 控BG0制 BG1 BR1BRnBGn數(shù)據(jù)總線地址總線 主模塊0器 BR0低優(yōu)主模塊1主模塊n高優(yōu)獨(dú)立請(qǐng)求方式結(jié)構(gòu)框圖獨(dú)立請(qǐng)求（續(xù)）獨(dú)立請(qǐng)求過(guò)程示意總線控制器BG1BRnBG0BR1BGn數(shù)據(jù)總線地址

13、總線 BR0主模塊0低優(yōu)主模塊nn主模塊1高優(yōu)主模塊1、主模塊 n 同時(shí)請(qǐng)求總線，主模塊 n占用總線（細(xì)節(jié)略）總線通信方式一次總線傳輸操作涉及到多個(gè)部件，由于各部件的處理速度不同，所以需要進(jìn)行時(shí)間上的協(xié)調(diào)，所采用的協(xié)調(diào)方 式稱(chēng)為總線的定時(shí)方式或者通信方式。一次總線操作的全過(guò)程：4個(gè)階段r 申請(qǐng)分配階段：主模塊申請(qǐng)總線，控制器總線判優(yōu)、分 配總線控制權(quán)；r 尋址階段：主模塊獲得總線控制權(quán)，通過(guò)總線向從模塊 發(fā)地址，發(fā)讀/寫(xiě)命令，啟動(dòng)從模塊工作；r 傳送階段：主從模塊間通過(guò)總線進(jìn)行數(shù)據(jù)交換，交換 方向由主模塊發(fā)出的讀/寫(xiě)命令決定；r 結(jié)束階段：主模塊撤除發(fā)在總線上的信號(hào)，讓出總線使 用權(quán)?？偩€通信

14、方式（續(xù)）總線周期的概念：一次完整的總線傳送操作所需時(shí)間稱(chēng) 為總線周期?？偩€周期的基本類(lèi)型:內(nèi)存讀 、內(nèi)存寫(xiě)、外設(shè)讀、外設(shè)寫(xiě)r 正?？偩€周期：由一次地址傳送時(shí)間和一次數(shù)據(jù)傳送時(shí)間 組成 。r BURST（猝發(fā)）總線周期：由一次地址傳送時(shí)間和多次 數(shù)據(jù)傳送時(shí)間組成。r 總線的等待狀態(tài)：在正常總線周期中，若由于被讀寫(xiě)的部件速度慢，一次數(shù)據(jù)時(shí)間內(nèi)不能完成讀寫(xiě)操作，就要增加一個(gè)或多個(gè)數(shù)據(jù)時(shí)間，增加的數(shù)據(jù)時(shí)間被稱(chēng)為總線的等待狀態(tài)?？偩€通信方式（續(xù)）總線上數(shù)據(jù)的讀/寫(xiě)方向是相對(duì)于主模塊而言。r 讀：由從模塊發(fā)送，主模塊接收。即從主模塊的角度看 是讀入（接收）；r 寫(xiě)：由主模塊發(fā)送，從模塊接收。即從主模塊的

15、角度看是 向?qū)Ψ綄?xiě)（發(fā)送）例如： 主存讀（寫(xiě)）通常指 CPU 作為主模塊讀（寫(xiě)）主存，或者，I/O 接口作為主模塊讀（寫(xiě)）主存。 外設(shè)讀（寫(xiě)）通常指 CPU 作為主模塊對(duì) I/O 設(shè)備進(jìn)行讀（寫(xiě)）?？偩€通信方式（續(xù)）常用總線通信方式：4種。r 同步通信r 異步通信r 半通同步通信r 分離式通信同步通信通信雙方使用統(tǒng)一的時(shí)鐘信號(hào)來(lái)控制數(shù)據(jù)的傳送過(guò)程。r 時(shí)間分配：一個(gè)總線周期中分配的時(shí)鐘個(gè)數(shù)是固定的， 每個(gè)時(shí)鐘的用途對(duì)于任一模塊都是一樣的，不管模塊的操作速度是否一致，所有總線周期的時(shí)間是一致的（設(shè)計(jì)時(shí)必須按最慢的模塊、最長(zhǎng)的距離來(lái)安排公共時(shí)鐘周期時(shí)間）。r 特點(diǎn)：控制簡(jiǎn)單；當(dāng)系統(tǒng)中各部件速度差異

16、較大時(shí)，嚴(yán)重影響總線工作效率；靈活性差；適合于短距離、各部件速度較接近的場(chǎng)合。同步通信（續(xù)）同步通信過(guò)程舉例 1：假設(shè)一個(gè)總線周期由4個(gè)時(shí)鐘周期組成。總線讀周期： （數(shù)據(jù)輸入）T1：主模塊通過(guò)總線向從模塊發(fā)送地址； T2：主模塊通過(guò)總線向從模塊發(fā)送讀令； T3：從模塊通過(guò)總線向主模塊發(fā)送數(shù)據(jù)； T4：主模塊撤消讀令。同步通信（續(xù)）T1高低高阻高阻高阻0 (低)1 (高)總線讀周期時(shí)序：時(shí)鐘地址讀令數(shù)據(jù)T1：主模塊發(fā)送地址，地址總線上信號(hào)變有效；T2：主模塊發(fā)讀令，控制線上讀令有效，啟動(dòng)從模塊讀； T3：從模塊發(fā)送數(shù)據(jù)，數(shù)據(jù)總線上信號(hào)變有效；Copyr

17、ight 2012 Computer Organization Group. All rights reserved.同步通信（續(xù)）總線讀周期 高T1T2T3低高阻高阻0 (低)低有效高阻1 (高)0 (低)1 (高)總線讀周期時(shí)序：時(shí)鐘地址讀令數(shù)據(jù)同步通信（續(xù)）總線讀周期高 T1T2T3T4T5低高阻高阻0 (低)低有效高阻1 (高)0 (低)1 (高)總線讀周期時(shí)序：時(shí)鐘地址讀令數(shù)據(jù)T4：主模塊撤消讀令、從模塊撤消數(shù)據(jù)；Copyright 2012 Computer Organization Group. All rights reserved.

18、T5： T5前沿到來(lái)，讀周期結(jié)束，主模塊撤消地址。同步通信（續(xù)）同步通信過(guò)程舉例 2：假設(shè)一個(gè)總線周期由4個(gè)時(shí)鐘周期組成?？偩€寫(xiě)周期： （數(shù)據(jù)輸出）T1： 主模塊通過(guò)總線向從模塊發(fā)送地址； T1.5：主模塊通過(guò)總線向從模塊發(fā)送數(shù)據(jù)； T2： 主模塊通過(guò)總線向從模塊發(fā)寫(xiě)令； T3： 等待從模塊接收數(shù)據(jù)；T4： 主模塊撤消總線上的寫(xiě)令和數(shù)據(jù)。同步通信（續(xù)）總線寫(xiě)周期時(shí)序：T1高 1 (高時(shí)鐘低 )地址高阻 0 (低)高阻 寫(xiě)令數(shù)據(jù)高阻 1 (高)0 (低)T1：主模塊發(fā)地址，地址總線上信號(hào)變有效； T1.5：主模塊發(fā)數(shù)據(jù)，數(shù)據(jù)總線上信號(hào)變有效；Copyr

19、ight 2012 Computer Organization Group. All rights reserved.同步通信（續(xù)）總線寫(xiě)周期 高T1T2T3低高阻高阻)低有效高阻0 (低)1 (高)0 (低1 (高總線寫(xiě)周期時(shí)序：時(shí)鐘地址寫(xiě)令數(shù)據(jù)T2：主模塊發(fā)寫(xiě)令，控制總線上信號(hào)有效；T3： 等待從模塊接收數(shù)據(jù)，總線上信號(hào)保持；Copyright 2012 Computer Organization Group. All rights reserved.同步通信（續(xù)）總線寫(xiě)周期高T1T2T3T4T5低高阻高阻低有效高阻0 (低)1(高)0 (低)1

20、 (高)總線寫(xiě)周期時(shí)序：時(shí)鐘地址寫(xiě)令數(shù)據(jù)T4：T4前沿到來(lái)，主模塊撤消總線上的寫(xiě)令和數(shù)據(jù)； T5：T5前沿到來(lái)，主模塊撤消地址，寫(xiě)周期結(jié)束。同步通信（續(xù)）同步通信性能舉例 ：假設(shè)總線的時(shí)鐘頻率為100MHz，總線的傳輸周期為4 個(gè)時(shí)鐘周期，總線的寬度為32位，試求總線的數(shù)據(jù)傳輸率。 若想提高一倍數(shù)據(jù)傳輸率，可采用什么措施？ 解：總線時(shí)鐘周期 =1/100MHz =0.01s 總線傳輸周期 =0.01s4 =0.04s 總線寬度 =32位/8 =4B總線的數(shù)據(jù)傳輸率 =總線寬度/總線傳輸周期 =4B/0.04s =100MB/s（100MBps） 同步通信（續(xù)）欲將數(shù)據(jù)傳輸率提高一倍，有三個(gè)方案

21、：1. 總線寬度擴(kuò)大一倍，改為 64位（8B）； 2. 總線的時(shí)鐘頻率提高一倍，改為200MHz； 3. 總線周期縮短一半，改為2個(gè)時(shí)鐘周期。 結(jié)論：在同步通信的總線系統(tǒng)中，總線傳輸周期越短， 總線寬度越寬，總線的數(shù)據(jù)傳輸率越高。異步通信異步通信是和同步通信完全不同的通信方式，通信雙方無(wú)統(tǒng)一的同步信號(hào)來(lái)控制數(shù)據(jù)的傳送過(guò)程，各部件可按 各約定的信號(hào)或者絕對(duì)時(shí)間使用總線。r 時(shí)間配合：主/從部件間采用應(yīng)答（握手）方式建立聯(lián) 系，因此，主/從模塊間要增加兩條應(yīng)答信號(hào)線。r 特點(diǎn)：總線周期的長(zhǎng)短可隨主/從模塊的實(shí)際工作時(shí)間變化，因而當(dāng)系統(tǒng)中各部件速度差異較大時(shí)，總線工作 效率比同步通信高得多，但控制復(fù)

22、雜，比同步通信難實(shí) 現(xiàn)。異步通信（續(xù)）異步通信根據(jù)應(yīng)答信號(hào)配合的完善程度，分為三類(lèi)：r 不互鎖方式r 半互鎖方式r 全互鎖方式異步通信不互鎖方式不互鎖是一種不完善的應(yīng)答方式，其通信過(guò)程如下：r 主模塊向從模塊發(fā)出請(qǐng)求信號(hào)，不等待從模塊的回答信號(hào)，經(jīng)過(guò)一段時(shí)間后，默認(rèn)從模塊已收到請(qǐng)求信號(hào)，并自動(dòng)撤消請(qǐng)求信號(hào)。r 從模塊在接到請(qǐng)求信號(hào)后，在條件允許時(shí)向主模塊發(fā)出回答信號(hào)，但不要求主模塊在接收到回答信號(hào)后發(fā)出確認(rèn)信號(hào)，而是經(jīng)過(guò)一段時(shí)間后，自動(dòng)撤消回答信號(hào)。問(wèn)題：應(yīng)答過(guò)程實(shí)際上是單方面的，彼此之間并無(wú)相互制約機(jī)制，因此可靠性差。異步通信半互鎖方式在應(yīng)答關(guān)系的完善性上進(jìn)了一步。通信過(guò)程如下：r 主模塊發(fā)

23、出請(qǐng)求信號(hào)，然后等待，直到接收到從模塊的 回答信號(hào)后才撤消請(qǐng)求信號(hào)。r 從模塊發(fā)送回答信號(hào)的過(guò)程還和不互鎖方式一樣，因此 稱(chēng)為半互鎖方式。這種方式下交換雙方之間的相互制約機(jī)制還不完善， 但與不互鎖方式相比可靠性有所提高。異步通信全互鎖方式一種最完善的應(yīng)答方式。其通信過(guò)程如下：r 主模塊向從模塊發(fā)出請(qǐng)求信號(hào)后，一直等到接收到從模 塊的回答信號(hào)后才撤消請(qǐng)求。r 從模塊向主模塊發(fā)出回答信號(hào)后，一直等到請(qǐng)求信號(hào)撤 消后，才撤消回答。這種方式的可靠性最高！異步通信三種互鎖方式比較三種方式的時(shí)序：不互鎖方式半互鎖方式全互鎖方式請(qǐng)求： 回答： 請(qǐng)求： 回答： 請(qǐng)求： 回答： t0t1t2t3http:/co

24、Copyright 2012 Computer Organization Group. All rights reserved.異步通信（續(xù)）異步通信過(guò)程舉例：異步全互鎖讀操作時(shí)序設(shè) CPU 為主模塊，主存為從模塊，“主同步” 是 CPU 向主存發(fā)的訪存請(qǐng)求信號(hào)，“從同步”是主存向 CPU 發(fā)的響應(yīng)回答信號(hào)。 地址高阻 讀令高阻高阻 數(shù)據(jù)主同步高阻 從同步高阻 0） 初始所有信號(hào)全部無(wú)效；Copyright 2012 Computer Organization Group. All rights reserved.異步通信

25、（續(xù)）異步通信過(guò)程舉例：異步全互鎖讀操作時(shí)序地址高阻 1 (高) 0(低) 總線讀周期 高有效 讀令高阻 數(shù)據(jù)主同步從同步高阻 高阻高阻 1 (高)高有效0 (低)高有效 1） CPU向主存發(fā)送地址、讀令、主同步，主存發(fā)從同步響應(yīng)，并發(fā)送數(shù)據(jù)；異步通信（續(xù)）異步通信過(guò)程舉例：異步全互鎖讀操作時(shí)序總線讀周期 地址高阻 1 (高)0 (低) 高有效 讀令數(shù)據(jù)主同步從同步高阻高阻 高阻 高阻 高有效 1 (高)0 (低)高有效 2） CPU接到從同步后，讀數(shù)據(jù)，并撤消主同步；然后MM撤消從同步、數(shù) 據(jù)；最后CPU撤消地址和讀令。半同步通信同步通信和異步通信結(jié)合的方式。以同步通信為基礎(chǔ)，設(shè)立系統(tǒng)時(shí)鐘對(duì)

26、總線操作進(jìn)行控制。正常總線周期滿(mǎn)足大 多數(shù)部件的速度要求。對(duì)于少數(shù)特別慢速的部件，可根據(jù) 需要插入若干個(gè)等待時(shí)鐘，以使總線周期得到延長(zhǎng)。r 需增加一條“等待”狀態(tài)信號(hào)線（-WAIT），以控制是 否進(jìn)入“等待時(shí)鐘周期”。r 保留了同步通信控制簡(jiǎn)單的優(yōu)點(diǎn)，又吸收了異步通信時(shí)間分配靈活的優(yōu)點(diǎn)，實(shí)用性很強(qiáng)。但工作效率仍無(wú)異步通信高。適用于工作速度不高，部件速度差異較大的簡(jiǎn)單系統(tǒng)。半同步通信半同步通信過(guò)程舉例：讀周期時(shí)序總線讀周期 高 T1T2Tw1時(shí)鐘低 地址 高阻 高阻 讀令數(shù)據(jù) 高阻 高阻 等待1 (高)0 (低)低有效 低有效 T1：主模塊發(fā)地址；T2：主模塊發(fā)讀令；Tw1：等待信號(hào)有效，進(jìn)入等

27、待周期，等待從模塊讀出數(shù)據(jù)；半同步通信半同步通信過(guò)程舉例：讀周期時(shí)序總線讀周期 高 T1T2Tw11 (高)時(shí)鐘低 低有效 0 (低)地址 高阻 T3T4高阻 讀令數(shù)據(jù) 高阻 等待 高阻 低有效 1 (高)T3：結(jié)束等待，從模塊發(fā)送數(shù)據(jù)，主模塊從總線取數(shù)據(jù)； T4：主模塊撤消讀令，從模塊撤消數(shù)據(jù)；T5：讀周期結(jié)束。分離式通信常規(guī)總線周期操作步驟：三步r 主模塊使用總線：發(fā)地址、命令、數(shù)據(jù)（寫(xiě)）等；r 從模塊按主模塊的命令進(jìn)行操作準(zhǔn)備；r 從模塊使用總線：發(fā)數(shù)據(jù)（讀）、接收數(shù)據(jù)（寫(xiě)）等。其中，第二步期間，總線空閑，時(shí)間浪費(fèi)！分離式通信（續(xù)）分離式通信思想：將一個(gè)總線周期分為兩個(gè)子周期r 第一個(gè)子

28、周期 主模塊A獲得總線使用權(quán)，通過(guò)總線向從模塊B發(fā)送地址、命令、數(shù)據(jù)（寫(xiě)）等信息，并把自己的地 址也發(fā)過(guò)去。一旦B接收，A立即釋放總線。r 第二個(gè)子周期 B接到A的信息后，進(jìn)行傳送準(zhǔn)備工作（不占用總 線）直到完成。 B在準(zhǔn)備工作完成后申請(qǐng)總線，當(dāng)獲得總線使用權(quán) 后，通過(guò)總線向A發(fā)送地址、數(shù)據(jù)（讀）以及自己的地址，然后釋放總線。本章第1次作業(yè)（總第6次作業(yè)）5.9目錄第五章總線與輸入輸出系統(tǒng)5.1 總線的分類(lèi)5.2 總線管理和控制5.3 總線結(jié)構(gòu)和標(biāo)準(zhǔn)5.4 輸入輸出系統(tǒng)5.5 I/O設(shè)備5.6 I/O接口5.7 I/O數(shù)據(jù)傳送控制方式總線結(jié)構(gòu)總線結(jié)構(gòu)通常可以分為單總線結(jié)構(gòu)和多

29、總線結(jié)構(gòu)兩種。r 單總線結(jié)構(gòu) 系統(tǒng)中使用唯一的一條總線（包括數(shù)據(jù)總線，地址總線， 控制總線）連接所有的部件和設(shè)備。 早期的小型機(jī)、微型機(jī)常采用這種結(jié)構(gòu)。 優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，成本低廉，便于擴(kuò)充。 缺點(diǎn)：各部件只能分時(shí)使用總線，運(yùn)行效率低 。單總線主存 CPU輸入設(shè)備輸出設(shè)備 總線結(jié)構(gòu)（續(xù)）r 多總線結(jié)構(gòu)系統(tǒng)中含有兩條以上的總線。 雙總線結(jié)構(gòu)以CPU為中心的雙總線結(jié)構(gòu)：CPUI/O總線 存儲(chǔ)總線 I/OnI/O2I/O1MM特點(diǎn)：CPU與主存間可快速交換信息，但I(xiàn)/O設(shè)備與主存不能直接交換信息?？偩€結(jié)構(gòu)（續(xù)）以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)：存儲(chǔ)總線I/OnI/O2I/O1主存 CPU系統(tǒng)總線 特點(diǎn)： C

30、PU與主存間既有快速通道，I/O設(shè)備又可直接和主存交換信息，但CPU與I/O不能同時(shí)訪存?？偩€結(jié)構(gòu)（續(xù)） 三總線結(jié)構(gòu)在以CPU為中心的雙總線結(jié)構(gòu)基礎(chǔ)上增加一條DMA總 線，可得一種三總線結(jié)構(gòu)：I/O總線I/OnI/O0 CPU存儲(chǔ)總線 高速I(mǎi)/O 主存 DMA總線特點(diǎn)：向CPU訪存提供快速通路。Copyright 2012 Computer Organization Group. All rights reserved.總線結(jié)構(gòu)（續(xù)） 總線結(jié)構(gòu)對(duì)系統(tǒng)性能的影響系統(tǒng)中總線條數(shù)越多，系統(tǒng)并行性越好， 工作效率越高， 結(jié)構(gòu)越復(fù)雜， 造價(jià)越高。系統(tǒng)中總線條數(shù)

31、越少，越強(qiáng)調(diào)分時(shí)使用總線，工作效率越受影響，結(jié)構(gòu)越簡(jiǎn)單，成本越低。BUSCopyright 2012 Computer Organization Group. All rights reserved.總線標(biāo)準(zhǔn)為了使不同廠家生產(chǎn)的各類(lèi)模塊化產(chǎn)品具有較好的兼容r 總線特性性和互換性，計(jì)算機(jī)行業(yè)制定了總線標(biāo)準(zhǔn)。 機(jī)械特性指總線在機(jī)械連接方式上的一些特性，通常包括總線 連接插座和插頭所使用的標(biāo)準(zhǔn)。 電器特性指總線的每一根傳輸線上信號(hào)的傳遞方向和有效電平 范圍等。 功能特性功能特性是指總線上所傳信號(hào)的功能。系統(tǒng)總線從功 能上又可以分為地址總線、數(shù)據(jù)總線和控制總

32、線?？偩€標(biāo)準(zhǔn)（續(xù)） 時(shí)間特性指總線中任一根線上的信號(hào)在什么時(shí)間有效。時(shí)間特 性一般用信號(hào)的時(shí)序關(guān)系圖來(lái)說(shuō)明。地址總線的寬度表示出系統(tǒng)總線的尋址范圍數(shù)據(jù)總線的寬度表示出系統(tǒng)總線能同時(shí)傳送的數(shù)據(jù)位數(shù)控制信號(hào)類(lèi)型決定系統(tǒng)總線所支持的控制方式總線標(biāo)準(zhǔn)（續(xù)）r 總線性能指標(biāo) 總線寬度指數(shù)據(jù)總線的位（根）數(shù)，以位（bit）為單位。 總線工作頻率指用于協(xié)調(diào)總線上各種操作的時(shí)鐘信號(hào)頻率，以MHz 為單位。 總線帶寬指單位時(shí)間內(nèi)在總線上可以傳輸?shù)臄?shù)據(jù)量，單位常用每秒兆字節(jié) MB/s（MBps）。總線帶寬=總線工作頻率 總線寬度(字節(jié)數(shù))。 控制方式指采用集中式控制還是分散式控制方式。 總線標(biāo)準(zhǔn)（續(xù)） 通信方式指

33、采用同步還是異步通信方式。 信號(hào)線數(shù)指總線中各類(lèi)信號(hào)線的的總根數(shù)。采用總線復(fù)用可以 減少信號(hào)線數(shù)，提高總線的利用率。 負(fù)載能力通常以可擴(kuò)增電路板的數(shù)量來(lái)描述。 擴(kuò)展能力通常指總線寬度是否具有可擴(kuò)展性。總線標(biāo)準(zhǔn)舉例ISAr 總線標(biāo)準(zhǔn)舉例目前流行的總線標(biāo)準(zhǔn)有：ISA總線、EISA總線、VESA總線、PCI總線等。 ISA總線（ Industrial Standard Architecture ） 也稱(chēng)為AT總線， 1984年由IBM公司推出。 主要指標(biāo)：數(shù)據(jù)總線16位，地址總線24位，總線時(shí)鐘 頻率8.33MHz，最大傳輸率16.7MB/s。適合連接低速I(mǎi)/O設(shè)備。 總線標(biāo)準(zhǔn)舉例ISA（續(xù)）ISA

34、總線擴(kuò)展槽形狀I(lǐng)SA總線信號(hào)總線標(biāo)準(zhǔn)舉例ISA（續(xù)）16位數(shù)據(jù)存儲(chǔ)器讀寫(xiě)時(shí)序總線標(biāo)準(zhǔn)舉例ISA（續(xù)）I/O讀時(shí)序I/O寫(xiě)時(shí)序總線標(biāo)準(zhǔn)舉例EISA EISA總線（ ExtendedISA） 1988年由Compaq等公司開(kāi)發(fā)。由 ISA總線擴(kuò)展而來(lái)， 與ISA完全兼容。用來(lái)與 IBM公司當(dāng)時(shí)的 MCA（微通道） 總線抗衡。 主要指標(biāo)：數(shù)據(jù)總線 32位，地址總線 32位，總線時(shí)鐘頻率 8.33MHz，最大傳輸率 33.3MB/s，具有即插即用功能。 總線標(biāo)準(zhǔn)舉例PCI PCI總線（ Peripheral Component Interconnect ） 1992年由Intel公司提供。重新設(shè)計(jì)了傳

35、統(tǒng)的 PC總線 （ISA、EISA），用“橋”的辦法在 CPU系統(tǒng)總線與 I/O 總線間插入了另一條總線，即 PCI總線，稱(chēng)為“夾層總線” 。 主要指標(biāo)：數(shù)據(jù)總線32位（時(shí)鐘頻率33MHz），可擴(kuò) 展為64位（時(shí)鐘頻率66MHz ）；地址總線32位。適合連接高速I(mǎi)/O設(shè)備。 總線標(biāo)準(zhǔn)舉例PCI（續(xù)）PCI總線信號(hào)總線標(biāo)準(zhǔn)舉例PCI（續(xù)）PCI的基本讀操作時(shí)序總線結(jié)構(gòu)舉例r 總線結(jié)構(gòu)舉例 傳統(tǒng)微型機(jī)的雙總線結(jié)構(gòu)總線結(jié)構(gòu)舉例（續(xù)） 現(xiàn)代微型機(jī)的三總線結(jié)構(gòu)總線結(jié)構(gòu)舉例（續(xù)） Pentium II 總線結(jié)構(gòu)總線結(jié)構(gòu)舉例（續(xù)） 現(xiàn)代i7總線結(jié)構(gòu)Copyrigh

36、t 2012 Computer Organization Group. All rights reserved.總線結(jié)構(gòu)舉例（續(xù)） 高速嵌入式系統(tǒng)總線結(jié)構(gòu).cnCopyright 2012 Computer Organization Group. All rights reserved.總線結(jié)構(gòu)舉例（續(xù)） 高速嵌入式系統(tǒng)總線結(jié)構(gòu)Copyright 2012 Computer Organization Group. All rights reserved.目錄第五章總線與輸入輸出系統(tǒng)5.1 總線的分類(lèi)5.2 總線管

37、理和控制5.3 總線結(jié)構(gòu)和標(biāo)準(zhǔn)5.4 輸入輸出系統(tǒng)5.5 I/O設(shè)備5.6 I/O接口5.7 I/O數(shù)據(jù)傳送控制方式Copyright 2012 Computer Organization Group. All rights reserved.輸入輸出系統(tǒng)所謂輸入輸出系統(tǒng)就是計(jì)算機(jī)系統(tǒng)中完成輸入/輸出功能的子系統(tǒng)，簡(jiǎn)稱(chēng) I/O系統(tǒng)。r 輸入輸出系統(tǒng)的組成由I/O硬件和I/O軟件兩部分聯(lián)合組成。 I/O 硬件由計(jì)算機(jī)系統(tǒng)中所有 I/O設(shè)備及其接口電路組成，是I/O系統(tǒng)的基礎(chǔ)。 I/O軟件通常指用I/O指令編制的、對(duì) I/O接口及設(shè)備進(jìn)行管理和訪問(wèn)的程序

38、，常稱(chēng)為 I/O驅(qū)動(dòng)程序。只有在 I/O驅(qū)動(dòng)程序的作用下，I/O 硬件才能發(fā)揮相應(yīng)的作用。輸入輸出系統(tǒng)（續(xù)）r I/O編址方式CPU訪問(wèn) I/O設(shè)備是通過(guò)給每臺(tái) I/O設(shè)備分配特定的編號(hào)來(lái)識(shí)別的，稱(chēng)為 I/O地址。常用的 編址方式有兩種： I/O與內(nèi)存統(tǒng)一編址I/O地址采用與主存單元地址完全一樣的格式，這樣I/O設(shè)備就和主存占用了同一個(gè)地址空間，稱(chēng)為“總線 空間”。此時(shí)CPU可像訪問(wèn)主存一樣訪問(wèn)I/O設(shè)備，不需要安排專(zhuān)門(mén)的I/O指令。 I/O獨(dú)立編址為 I/O設(shè)備專(zhuān)門(mén)安排一套完全不同于主存地址格式的地址編碼，稱(chēng)為設(shè)備碼（號(hào)）。此時(shí) I/O地址空間與主存地址空間是兩個(gè)獨(dú)立的空間，CPU需要通過(guò)專(zhuān)

39、門(mén)的 I/O 指令來(lái)訪問(wèn) I/O地址空間。輸入輸出系統(tǒng)（續(xù)）r I/O指令機(jī)器指令系統(tǒng)中完成 I/O操作的一類(lèi)指令，它具有一般指令的基本特征，又有其特殊性。通常指令系統(tǒng)中對(duì)I/O指令的安排采用兩種方式： 隱式I/O指令在 I/O設(shè)備與主存統(tǒng)一編址的機(jī)器中，所有具有訪存功能的指令都可以訪問(wèn) I/O，因此不設(shè)置專(zhuān)門(mén)的 I/O指令， 即在指令系統(tǒng)一覽表里查不到明顯具有 I/O功能的指令， 稱(chēng)為 I/O隱指令。 顯式I/O指令在 I/O獨(dú)立編址的機(jī)器中，需要專(zhuān)門(mén)設(shè)置I/O指令，只有通過(guò) I/O指令才能對(duì) I/O設(shè)備進(jìn)行操作。例如 ：IN、OUT指令等。輸入輸出系統(tǒng)（續(xù)）r I/O尋址過(guò)程由 I/O指令

40、給出要訪問(wèn)的 I/O地址，通過(guò)地址總線發(fā)往I/O接口，接口中的設(shè)備選擇電路進(jìn)行識(shí)別，若地址符合即選中，CPU可對(duì)所選 I/O進(jìn)行讀/寫(xiě)等操作。目錄第五章總線與輸入輸出系統(tǒng)5.1 總線的分類(lèi)5.2 總線管理和控制5.3 總線結(jié)構(gòu)和標(biāo)準(zhǔn)5.4 輸入輸出系統(tǒng)5.5 I/O設(shè)備5.6 I/O接口5.7 I/O數(shù)據(jù)傳送控制方式I/O設(shè)備除主機(jī)之外的大部分硬件設(shè)備都可以稱(chēng)作為 I/O設(shè)備或r 外設(shè)的基本組成 設(shè)備控制器外部設(shè)備、外圍設(shè)備，簡(jiǎn)稱(chēng)外設(shè)。 設(shè)備的物理結(jié)構(gòu)用來(lái)控制設(shè)備的具體動(dòng)作，由電子線路實(shí)現(xiàn)。大多由機(jī)、電、光、磁等原理實(shí)現(xiàn)，與主機(jī)的結(jié)構(gòu)原 理（電子的）差距較大。外部設(shè)備設(shè)備控制器 設(shè)備物理結(jié)構(gòu)部

41、分 I/O接口 主機(jī) I/O設(shè)備（續(xù)）r 外設(shè)的分類(lèi)I/O設(shè)備大致可分為三類(lèi)： 人機(jī)交互設(shè)備 信息駐留設(shè)備用來(lái)實(shí)現(xiàn)操作者與計(jì)算機(jī)之間交流信息的設(shè)備。 例如：鍵盤(pán)、鼠標(biāo)、打印機(jī)、顯示器等。用來(lái)保存計(jì)算機(jī)中大批有用信息的設(shè)備。例如：磁盤(pán)、磁帶、光盤(pán)等。 機(jī)機(jī)通信設(shè)備用來(lái)實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)間通信的設(shè)備。例如：調(diào)制解調(diào)器（Modem）、D/A、A/D轉(zhuǎn)換設(shè)備等。輸入設(shè)備鍵盤(pán)r 鍵盤(pán)輸入設(shè)備完成輸入程序、數(shù)據(jù)和操作命令等功能。 常見(jiàn)的有：鍵盤(pán)、鼠標(biāo)、光筆、攝像機(jī)等。 盤(pán)面通用計(jì)算機(jī)必須配備的輸入設(shè)備，用于向主機(jī)內(nèi)敲入字 符、功能命令、漢字等符號(hào)。鍵盤(pán)結(jié)構(gòu)主要分為三部分：鍵盤(pán)盤(pán)面主要由面板和字母、數(shù)字鍵、編輯

42、鍵、光標(biāo)控制鍵、數(shù)字小鍵盤(pán)和狀態(tài)燈等部分組成。輸入設(shè)備鍵盤(pán)（續(xù)） 鍵開(kāi)關(guān)鍵開(kāi)關(guān)為鍵盤(pán)的主要輸入元件，它可把按鍵動(dòng)作轉(zhuǎn)變?yōu)橄鄳?yīng)的電信號(hào)。同一個(gè)鍵盤(pán)上的所有鍵開(kāi)關(guān)都采用 同一類(lèi)型的結(jié)構(gòu)。常見(jiàn)的有：有觸點(diǎn)式和無(wú)觸點(diǎn)式。鍵抖動(dòng)！機(jī)械簧片式(有觸點(diǎn))電容式（非機(jī)械，無(wú)觸點(diǎn)）輸入設(shè)備鍵盤(pán)（續(xù)） 內(nèi)部結(jié)構(gòu) 矩陣排列通常，鍵開(kāi)關(guān)在內(nèi)部電路板上按 nm 的矩陣排列， 行、列交叉點(diǎn)上放置鍵開(kāi)關(guān)。鍵盤(pán)矩陣示意如下：+5V。.。.。.。 .。 。鍵. o 。.0行 。 。 oo 。 。 1行 o 。 。 oo .。 。 n-1行 并行接口m-1列并行接口 1列 0列 。 10K鍵盤(pán)輸入設(shè)備鍵盤(pán)（續(xù)） 掃描方式 無(wú)編碼

43、鍵盤(pán)通過(guò)軟件對(duì)鍵盤(pán)定期掃描來(lái)檢查有無(wú)按鍵，并由 程序查表產(chǎn)生編碼。掃描過(guò)程：10K。.o 鍵 。 +5Vo二極管 0行 。. 。 。 。.1。.o A鍵。 11行并o。00行接盤(pán)鍵11。 .0111 并行0接口 1Copyright 2012 Computer Organization Group. All rights reserved.o 。o。n-1行1口o1。 0列1列2列m-1列 輸入設(shè)備鍵盤(pán)（續(xù)） 編碼鍵盤(pán)由硬件確認(rèn)被按下的鍵并自動(dòng)產(chǎn)生相應(yīng)編碼。編碼鍵盤(pán)原理圖如下：Copyright 2012

44、Computer Organization Group. All rights reserved.中斷觸發(fā)器編碼鍵盤(pán)掃描過(guò)程：0CPUROM/CS六位計(jì)數(shù)器/RD時(shí)鐘發(fā)生器列譯碼器3:800100地址譯碼輸入延遲110001100011101000101001011001001011101010鍵盤(pán)矩陣行譯碼器3:8188單穩(wěn)輸出設(shè)備顯示器r 顯示設(shè)備輸出設(shè)備完成機(jī)內(nèi)信息轉(zhuǎn)換為自然信息并輸出等功能。 常見(jiàn)的有：顯示器、打印機(jī)、漢字處理設(shè)備等。以可見(jiàn)光的形式處理和輸出信息。應(yīng)用最廣泛，是 每一臺(tái)通用計(jì)算機(jī)必備的常規(guī)外設(shè)。由于光信息消失后不留痕跡，無(wú)法永久保存，因此 顯示器被稱(chēng)為“軟拷貝”輸出設(shè)備

45、。輸出設(shè)備顯示器（續(xù)） 分類(lèi) 按顯示器件分：陰極射線管（CRT）顯示器液晶顯示器（LCD） 等離子顯示器（PDP） 按顯示內(nèi)容分：字符顯示器圖形顯示器圖像顯示器 按顯示功能分：普通顯示器顯示終端 隨機(jī)掃描 按分辨率分 高分辨率 低分辨率CRT顯示器r 分類(lèi) 按掃描方式分 光柵掃描CRT顯示器（續(xù)）r 陰極射線管（CRT）的結(jié)構(gòu)陽(yáng)極陽(yáng)極帽(高壓)陰極偏轉(zhuǎn)線圈柵極聚焦極電子槍燈絲電子束石墨層顯示屏熒光屏CRT顯示器（續(xù)）r 陰極射線管（CRT）顯示過(guò)程加速級(jí)陰極柵極燈絲陽(yáng)極帽(高壓)偏轉(zhuǎn)線圈電子束聚焦極顯示屏熒光屏電子槍石墨層CRT顯示器（續(xù)）r 技術(shù)指標(biāo) 分辨率顯示器所能表示的像素個(gè)數(shù)。 像素顯示的亮點(diǎn)，亮點(diǎn)越密，分辨率越高，畫(huà)面越清晰。分辨率=像素?cái)?shù)/行X像素?cái)?shù)/列 灰度級(jí) 黑白顯示器：顯示的像素點(diǎn)的亮暗級(jí)差。 彩色顯示器：顯示的像素點(diǎn)的顏色種類(lèi)。一般可達(dá)64256級(jí)。CRT顯示器（續(xù)）r 掃描方式 隨機(jī)掃描電子束在熒光屏上按所顯示的圖形或字符的形狀和位置移動(dòng)，不必掃描全屏幕。特點(diǎn)：圖像清晰，顯示速度快。