《數(shù)字電子技術(shù)》考試試卷_第1頁(yè)
《數(shù)字電子技術(shù)》考試試卷_第2頁(yè)
《數(shù)字電子技術(shù)》考試試卷_第3頁(yè)
《數(shù)字電子技術(shù)》考試試卷_第4頁(yè)
《數(shù)字電子技術(shù)》考試試卷_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、學(xué)院名稱(chēng) 專(zhuān)業(yè)班級(jí): 姓名: 學(xué)號(hào): 我密 封 線(xiàn) 內(nèi) 不 要 答 題 密 封 線(xiàn) 2007 至 2008學(xué)年第 二 學(xué)期數(shù)字電路與數(shù)字邏輯試卷A卷出卷教師:徐曉光 適應(yīng)班級(jí):電信0601-04考試方式:閉卷 本試卷考試分?jǐn)?shù)占學(xué)生總評(píng)成績(jī)的 70 %題號(hào)一二三四五六七八九十總分核分人得分復(fù)查總分 總復(fù)查人 得分評(píng)卷人(本題 20分,每空1分)一、填空1與模擬電路相比,數(shù)字電路具有精度高和_能力強(qiáng)的優(yōu)點(diǎn)。2.“除2取余法”,得到的第一個(gè)余數(shù)為二進(jìn)制數(shù)的_。31位十六進(jìn)制數(shù)對(duì)應(yīng)于_位二進(jìn)制數(shù)。4已知一個(gè)8421碼為0101,其對(duì)應(yīng)的余3碼為_(kāi)。5. 按正邏輯約定,_電平表示邏輯狀態(tài)1,低電平表示邏

2、輯狀態(tài)0。6如果某個(gè)質(zhì)蘊(yùn)涵中至少存在著一個(gè)在其它質(zhì)蘊(yùn)涵中找不到的最小項(xiàng),則稱(chēng)該質(zhì)蘊(yùn)涵為_(kāi)。 7. 奇偶校驗(yàn)器與奇偶發(fā)生器是同一種電路,都是對(duì)所有輸入信號(hào)的_運(yùn)算電路。8. 鎖存器是由電平觸發(fā)的電路,觸發(fā)器是由_觸發(fā)的電路。9.為了保證觸發(fā)器的正常工作,輸入信號(hào)應(yīng)當(dāng)_CP(clock pulse)脈沖到達(dá)前即穩(wěn)定下來(lái)的時(shí)間,稱(chēng)為“建立時(shí)間”(setup time)。10.為了保證觸發(fā)器的正常工作,輸入信號(hào)應(yīng)當(dāng)在CP(clock pulse)脈沖到達(dá)后仍保持穩(wěn)定不變的最短時(shí)間,稱(chēng)為_(kāi)時(shí)間。11.利用_是能夠?qū)崿F(xiàn)將并行數(shù)據(jù)輸入變?yōu)榇袛?shù)據(jù)輸出。12.同步時(shí)序邏輯電路是指電路中存在著公共的時(shí)鐘脈沖信號(hào)

3、。在時(shí)鐘脈沖的作用下,各個(gè)觸發(fā)器狀態(tài)翻轉(zhuǎn)的時(shí)間_。13.兩個(gè)相互等價(jià)的狀態(tài)應(yīng)當(dāng):1)在所有輸入條件下,它們的輸出均_。2)在所有輸入條件下,它們的次態(tài)均_。14RAM分為SRAM和DRAM兩大類(lèi)。SRAM意為_(kāi)RAM,DRAM意為_(kāi)RAM。DRAM的讀寫(xiě)速度比SRAM_。數(shù)字電路與數(shù)字邏輯試卷A 第 1 頁(yè) ( 共 8 頁(yè) )15數(shù)字邏輯集成電路的動(dòng)態(tài)功耗與電路的功耗電容Cpd成正比,與電路的電源電壓的_成正比,與工作頻率成_。16_位字長(zhǎng)的ADC,理論上能夠分辨出VREF/2N大小的輸入電壓變化。得分評(píng)卷人(本題20分)二、選擇1不同品種的數(shù)字邏輯集成電路,有著不同的電源電壓參數(shù)。對(duì)于+5V

4、的電源電壓,_。a.僅能使用TTL集成電路,b.能夠使用TTL和CMOS集成電路,c.TTL、CMOS和HCMOS集成電路都適用。2.在不需要考慮與TTL集成電路兼容的時(shí)候,應(yīng)當(dāng)選用_。a.HC數(shù)字集成電路,b.HCT數(shù)字集成電路3.邏輯表達(dá)式的對(duì)偶式為_(kāi)。a.,b. 4.對(duì)于4變量的邏輯函數(shù),下面式子中正確的為_(kāi)。a. ,b. .5.利用反饋清零法,設(shè)計(jì)任意模數(shù)M的計(jì)數(shù)電路時(shí);如果利用的是集成計(jì)數(shù)器電路的異步清零端,則應(yīng)當(dāng)_。如果利用的是集成計(jì)數(shù)器電路的同步清零端,則應(yīng)當(dāng)_。a. 將M-1譯碼為清零信號(hào),b. 將M譯碼為清零信號(hào)6.在數(shù)字邏輯電路中,存放算術(shù)運(yùn)算的中間結(jié)果,應(yīng)當(dāng)使用_。存放程

5、序代碼應(yīng)當(dāng)使用_。a.只讀存儲(chǔ)器ROM,b.隨機(jī)存儲(chǔ)器RAM7.選擇半導(dǎo)體存儲(chǔ)器時(shí),如果產(chǎn)品已經(jīng)定型、生產(chǎn)批量大,應(yīng)當(dāng)選取_。如果希望用戶(hù)能夠自己反復(fù)編程,應(yīng)當(dāng)選取_。如果要求用戶(hù)能夠自己編程、且價(jià)格低廉,應(yīng)當(dāng)選取_。a.掩模ROM,b.OTP ROM,c.Flash存儲(chǔ)器數(shù)字電路與數(shù)字邏輯試卷A 第 2 頁(yè) ( 共 8 頁(yè) )8.由傳輸門(mén)TG構(gòu)成的雙向模擬開(kāi)關(guān),_。學(xué)院名稱(chēng) 專(zhuān)業(yè)班級(jí): 姓名: 學(xué)號(hào): 我密 封 線(xiàn) 內(nèi) 不 要 答 題 密 封 線(xiàn) a.只能用于開(kāi)關(guān)數(shù)字信號(hào),b.只能用于開(kāi)關(guān)模擬信號(hào),c.既能用于開(kāi)關(guān)數(shù)字信號(hào),又能用于開(kāi)關(guān)模擬信號(hào)。9.在實(shí)際應(yīng)用中,“與非”門(mén)電路未使用的多余輸

6、入管腳,應(yīng)當(dāng)_。a.接到固定的高電平上,b.與使用的管腳并聯(lián)在一起,c.懸空。10.在數(shù)字邏輯電路系統(tǒng)中,如果需要實(shí)現(xiàn)電平變換,應(yīng)當(dāng)選用_。如果需要利用總線(xiàn)傳輸數(shù)據(jù),應(yīng)當(dāng)選用_。a.三態(tài)門(mén),b.緩沖器,c.漏極開(kāi)路(OD)門(mén)11.在RS-232規(guī)范中,代表邏輯狀態(tài)“1”的電平為_(kāi),代表邏輯“0”的電平為_(kāi)。a.+3V+15V,b.-3V-15V12.在數(shù)字邏輯電路系統(tǒng)中,利用_能夠?qū)⑾到y(tǒng)分成 “電氣隔離”、信號(hào)卻能相互傳輸?shù)膬蓚€(gè)部分。a.變壓器,b.光耦合器,c.總線(xiàn)收發(fā)器13. 在IEC邏輯符號(hào)中,以數(shù)字開(kāi)頭的標(biāo)注表示關(guān)聯(lián)動(dòng)作的_,字母開(kāi)頭的標(biāo)注表示關(guān)聯(lián)動(dòng)作的_。a. 承受者,b. 施加者

7、得分評(píng)卷人(本題 12分)三、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)。(1) (2) 數(shù)字電路與數(shù)字邏輯試卷A 第 3 頁(yè) ( 共 8 頁(yè) )得分評(píng)卷人(本題 10分)四、下面為某邏輯函數(shù)Y的MEV卡諾圖。如果手頭有一個(gè)8選1數(shù)據(jù)選擇器74HC151,請(qǐng)畫(huà)出實(shí)現(xiàn)該邏輯函數(shù)的電路圖。 數(shù)字電路與數(shù)字邏輯試卷A 第 4 頁(yè) ( 共 8 頁(yè) )得分評(píng)卷人學(xué)院名稱(chēng) 專(zhuān)業(yè)班級(jí): 姓名: 學(xué)號(hào): 我密 封 線(xiàn) 內(nèi) 不 要 答 題 密 封 線(xiàn) (本題 10分)五、(1)分別寫(xiě)出JK觸發(fā)器和D觸發(fā)器的特性方程。(2)利用邏輯門(mén)電路和下圖的D觸發(fā)器,構(gòu)成一個(gè)下降沿觸發(fā)的JK觸發(fā)器電路。得分評(píng)卷人(本題 10分)六、給出時(shí)序邏

8、輯電路的狀態(tài)轉(zhuǎn)換圖如下所示。(1)填寫(xiě)電路的狀態(tài)轉(zhuǎn)換表。(2)填寫(xiě)實(shí)現(xiàn)該電路的JK觸發(fā)器激勵(lì)表(將狀態(tài)S0指派為0,狀態(tài)S1指派為1)。數(shù)字電路與數(shù)字邏輯試卷A 第 5 頁(yè) ( 共 8 頁(yè) )得分評(píng)卷人(本題 5分)七、邏輯電路如圖所示,已知OD門(mén)的輸出端最大電流為25mA。要求電路的輸出高電平不低于6V,請(qǐng)估算下面電路中上拉電阻R的取值范圍。數(shù)字電路與數(shù)字邏輯試卷A 第 6 頁(yè) ( 共 8 頁(yè) )學(xué)院名稱(chēng) 專(zhuān)業(yè)班級(jí): 姓名: 學(xué)號(hào): 我密 封 線(xiàn) 內(nèi) 不 要 答 題 密 封 線(xiàn) 得分評(píng)卷人(本題 8分)八、下圖數(shù)字邏輯集成電路74HC161的IEC邏輯符號(hào)。讀圖并回答下列問(wèn)題:(1)74HC161是具有什么邏輯功能的集成電路?(2)當(dāng)74HC161的第9管腳接高電平時(shí),電路工作于什么狀態(tài)?(3) 第15管腳有什么功能?(4) 74HC161是同步清零方式還是異步清零方式

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論