TLC2543引腳、功能及時(shí)序中文資料

1、TLC2543引腳、功能及時(shí)序中文資料模塊采用TI公司的TLC2543 12位串行A/D轉(zhuǎn)換器，使用開(kāi)關(guān)電容逐次逼近技術(shù)完成A/D轉(zhuǎn)換過(guò)程。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省51系列單片機(jī)I/O資源，且價(jià)格適中。其特點(diǎn)有：（1）12位分辨率A/D轉(zhuǎn)換器；（2）在工作溫度范圍內(nèi)10s轉(zhuǎn)換時(shí)間（3）11個(gè)模擬輸入通道；（4）3路內(nèi)置自測(cè)試方式；（5）采樣率為66kbps；（6）線性誤差+1LSB（max）（7）有轉(zhuǎn)換結(jié)束（EOC）輸出；（8）具有單、雙極性輸出；（9）可編程的MSB或LSB前導(dǎo)；（10）可編程的輸出數(shù)據(jù)長(zhǎng)度。 TLC2543的引腳排列如圖1所示。圖1中AIN0AIN10為模擬輸入端； 為

2、片選端；DIN 為串行數(shù)據(jù)輸入端；DOUT為A/D轉(zhuǎn)換結(jié)果的三態(tài)串行輸出端；EOC為轉(zhuǎn)換結(jié)束端；CLK為I/O時(shí)鐘；REF+為正基準(zhǔn)電壓端；REF-為負(fù)基準(zhǔn)電壓端；VCC為電源；GND為地。I/OCLOCK：控制輸入輸出的時(shí)鐘，由外部輸入。DATAINPUT：控制字輸入端，用于選擇轉(zhuǎn)換及輸出數(shù)據(jù)格式。DATAOUT：A/D轉(zhuǎn)換結(jié)果的輸出端。TLC2543的使用方法控制字為從DATAINPUT端串行輸入的8位數(shù)據(jù)，它規(guī)定了TLC2543要轉(zhuǎn)換的模擬量通道、轉(zhuǎn)換后的輸出數(shù)據(jù)長(zhǎng)度、輸出數(shù)據(jù)的格式。其中高4位(D7D4)決定通道號(hào)，對(duì)于0通道至10通道，該4位分別為00001010H，當(dāng)為101111

3、01時(shí)，用于對(duì)TLC2543的自檢，分別測(cè)試(VREFVREF)/2、VREF、VREF的值，當(dāng)為1110時(shí)，TLC2543進(jìn)入休眠狀態(tài)。低4位決定輸出數(shù)據(jù)長(zhǎng)度及格式，其中D3、D2決定輸出數(shù)據(jù)長(zhǎng)度，01表示輸出數(shù)據(jù)長(zhǎng)度為8位，11表示輸出數(shù)據(jù)長(zhǎng)度為16位，其他為12位。D1決定輸出數(shù)據(jù)是高位先送出，還是低位先送出，為0表示高位先送出。D0決定輸出數(shù)據(jù)是單極性(二進(jìn)制)還是雙極性(2的補(bǔ)碼)，若為單極性，該位為0，反之為1。轉(zhuǎn)換過(guò)程上電后，片選CS必須從高到低，才能開(kāi)始一次工作周期，此時(shí)EOC為高，輸入數(shù)據(jù)寄存器被置為0，輸出數(shù)據(jù)寄存器的內(nèi)容是隨機(jī)的。開(kāi)始時(shí)，CS片選為高，I/O CLOCK、

4、DATA INPUT被禁止，DATA OUT 呈高阻狀，EOC為高。使CS變低，I/OCLOCK、DATAINPUT使能，DATAOUT脫離高阻狀態(tài)。12個(gè)時(shí)鐘信號(hào)從I/OCLOCK端依次加入，隨著時(shí)鐘信號(hào)的加入，控制字從DATAINPUT一位一位地在時(shí)鐘信號(hào)的上升沿時(shí)被送入TLC2543(高位先送入)，同時(shí)上一周期轉(zhuǎn)換的A/D數(shù)據(jù)，即輸出數(shù)據(jù)寄存器中的數(shù)據(jù)從DATAOUT一位一位地移出。TLC2543收到第4個(gè)時(shí)鐘信號(hào)后，通道號(hào)也已收到，此時(shí)TLC2543開(kāi)始對(duì)選定通道的模擬量進(jìn)行采樣，并保持到第12個(gè)時(shí)鐘的下降沿。在第12個(gè)時(shí)鐘下降沿，EOC變低，開(kāi)始對(duì)本次采樣的模擬量進(jìn)行A/D轉(zhuǎn)換，轉(zhuǎn)換

5、時(shí)間約需10s，轉(zhuǎn)換完成后EOC變高，轉(zhuǎn)換的數(shù)據(jù)在輸出數(shù)據(jù)寄存器中，待下一個(gè)工作周期輸出。此后，可以進(jìn)行新的工作周期。TLC2543與單片機(jī)的接口和采集程序目前使用的51系列單片機(jī)沒(méi)有SPI接口，為了與TLC2543接口，可以用軟件功能來(lái)實(shí)現(xiàn)SPI的功能，其硬件接口如圖2所示。本示例采用延時(shí)進(jìn)行采集，故省去了EOC引腳的接口。TLC2543具有4線制串行接口，分別為片選端(CS)，串行時(shí)鐘輸入端(I/O CLOCK)，串行數(shù)據(jù)輸入端(DATA IN)和串行數(shù)據(jù)輸出端(DATA OUT)。它可以直接與SPI器件進(jìn)行連接，不需要其他外部邏輯。同時(shí)，它還在高達(dá)4MHz的串行速率下與主機(jī)進(jìn)行通信。TL

6、C2543除了具有高速的轉(zhuǎn)換速度外，片內(nèi)還集成了,15路多路開(kāi)關(guān)，其中12路為外部模擬量輸入，3路為片內(nèi)自測(cè)電壓輸入。在轉(zhuǎn)換結(jié)束后，EOC引腳變?yōu)楦唠娖?，轉(zhuǎn)換過(guò)程中由片內(nèi)時(shí)鐘系統(tǒng)提供時(shí)鐘，無(wú)需外部時(shí)鐘。在AD轉(zhuǎn)換器空閑期間，可以通過(guò)編程方式進(jìn)入斷電模式，此時(shí)器件耗電只有25pA。TLC2543的工作過(guò)程如下：首先在8、12或16時(shí)鐘周期里向片內(nèi)控制寄存器寫(xiě)入8位的控制字，控制字中的2位決定時(shí)鐘長(zhǎng)度，在最后一個(gè)時(shí)鐘周期的下降沿啟動(dòng)AD轉(zhuǎn)換過(guò)程，經(jīng)過(guò)一段轉(zhuǎn)換時(shí)間，在隨后的8、12或16個(gè)時(shí)鐘周期里，從DATA OUT腳讀出數(shù)據(jù)?？刂谱值那八奈?D7-D4)代表11個(gè)模擬通道的地址；當(dāng)其為1100-

7、1110時(shí)，選擇片內(nèi)檢測(cè)電壓；當(dāng)其為1111時(shí)，為軟件選擇的斷電模式，此時(shí)，AD轉(zhuǎn)換器的工作電流只有25uA.控制字的第3位和第4位(D3一D2)決定輸出數(shù)據(jù)的長(zhǎng)度，01表示輸出數(shù)據(jù)長(zhǎng)度為8位；11表示輸出數(shù)據(jù)長(zhǎng)度為16位；X1表示輸出數(shù)據(jù)長(zhǎng)度為12位，X可以為1或0?？刂谱值牡?位(D1)決定輸出數(shù)據(jù)的格式，0表示高位在前，1表示低位在前?？刂谱值牡?位(D0)決定轉(zhuǎn)換結(jié)果輸出的格式。當(dāng)其為0時(shí)，為無(wú)極性輸出(無(wú)符號(hào)二進(jìn)制數(shù))，即模擬電壓為Vnef+，時(shí)，轉(zhuǎn)換的結(jié)果為FFFFH；模擬電壓為Vnef-時(shí)，轉(zhuǎn)換的結(jié)果為0000H;模擬電壓等于(Vnef+-Vnef-)/2時(shí)轉(zhuǎn)換的結(jié)果為8000H

8、。當(dāng)其為1時(shí)，為有極性輸出(有符號(hào)二進(jìn)制數(shù))，即模擬電壓高于(Vnef+-Vnef-)/2時(shí)符號(hào)位為0；模擬電壓低于(Vnef+-Vnef-)/2時(shí)符號(hào)位為1；模擬電壓為Vnef+時(shí)，轉(zhuǎn)換的結(jié)果為7FFH；模擬電壓為Vnef-時(shí)，轉(zhuǎn)換的結(jié)果為800H。模擬電壓為(Vnef+-Vnef-)/2時(shí)，轉(zhuǎn)換的結(jié)果為000H。三、工作時(shí)序 ：以MSB為前導(dǎo)， 用CS進(jìn)行12個(gè)時(shí)鐘傳送的工作時(shí)序如下圖所示。1.上電時(shí)，EOC=“1”，CS=“1”2.使CS下降，前次轉(zhuǎn)換結(jié)果的MSB即A11位數(shù)據(jù)輸出到Dout供讀數(shù)。3.將輸入控制字的MSB位即C7送到Din，在CS之后tsu=1.425us后，使CLK上

9、升，將Din上的數(shù)據(jù)移入輸入寄存器。4.CLK下降，轉(zhuǎn)換結(jié)果的A10位輸出到Dout供讀數(shù)。5.在第4個(gè)CLK下降時(shí)，由前4個(gè)CLK上升沿移入寄存器的四位通道地址被譯碼，相應(yīng)模入通道接通，其模入電壓開(kāi)始時(shí)對(duì)內(nèi)部開(kāi)關(guān)電容充電。6.第8個(gè)CLK上升時(shí)，將Din腳的輸入控制字C0位移入輸入寄存器后，Din腳即無(wú)效。7.第11個(gè)CLK下降，上次AD結(jié)果的最低位A0輸出到Dout供讀數(shù)。至此，I/O數(shù)據(jù)已全部完成，但為實(shí)現(xiàn)12位同步，仍用第12個(gè)CLK脈沖，且在其第12個(gè)CLK下降時(shí)，模入通道斷開(kāi)，EOC下降，本周期設(shè)置的AD轉(zhuǎn)換開(kāi)始，此時(shí)使CS上升。8.經(jīng)過(guò)時(shí)間tconv=10us,轉(zhuǎn)換完畢，EOC上升。