EDA設(shè)計(jì)實(shí)驗(yàn)課程設(shè)計(jì)-函數(shù)信號(hào)發(fā)生器　.doc

EDA設(shè)計(jì)實(shí)驗(yàn)題目：函數(shù)信號(hào)發(fā)生器作者：XXXXX所在學(xué)院：信息科學(xué)與工程學(xué)院專業(yè)年級(jí)：XXXXXX指導(dǎo)教師：XXXXXX職稱：講師2011年12月11日函數(shù)信號(hào)發(fā)生器摘要：函數(shù)信號(hào)發(fā)生器在生產(chǎn)實(shí)踐和科技領(lǐng)域有著廣泛的應(yīng)用。本設(shè)計(jì)是采用了EDA技術(shù)設(shè)計(jì)的函數(shù)信號(hào)發(fā)生器。此函數(shù)信號(hào)發(fā)生器的實(shí)現(xiàn)是基于VHDL語(yǔ)言描述各個(gè)波形產(chǎn)生模塊，然后在Quartus軟件上實(shí)現(xiàn)波形的編譯，仿真和下載到Cyclone芯片上。整個(gè)系統(tǒng)由波形產(chǎn)生模塊和波形選擇模塊兩個(gè)部分組成。最后經(jīng)過(guò)Quartus軟件仿真，證明此次設(shè)計(jì)可以輸出正弦波、方波、三角波，鋸齒波，階梯波等規(guī)定波形，并能根據(jù)波形選擇模塊的設(shè)定來(lái)選擇波形輸出。關(guān)鍵字：函數(shù)信號(hào)發(fā)生器；Cyclone；VHDL；Quartus引言：函數(shù)信號(hào)發(fā)生器即通常所說(shuō)的信號(hào)發(fā)生器是一種常用的信號(hào)源，廣泛應(yīng)用于通信，雷達(dá)，測(cè)控，電子對(duì)抗以及現(xiàn)代化儀器儀表等領(lǐng)域，是一種為電子測(cè)量工作提供符合嚴(yán)格要求的電信號(hào)設(shè)備是最普通、最基本也是應(yīng)用最廣泛的電子儀器之一，幾乎所有電參量的測(cè)量都要用到波形發(fā)生器。隨著現(xiàn)代電子技術(shù)的飛速發(fā)展，現(xiàn)代電子測(cè)量工作對(duì)函數(shù)信號(hào)信號(hào)發(fā)生器的性能提出了更高的要求，不僅要求能產(chǎn)生正弦波、方波等標(biāo)準(zhǔn)波形，還能根據(jù)需要產(chǎn)生任意波性，且操作方便，輸出波形質(zhì)量好，輸出頻率范圍寬，輸出頻率穩(wěn)定度、準(zhǔn)確度、及分辨率高等。本文基于EDA設(shè)計(jì)函數(shù)信號(hào)發(fā)生器，并產(chǎn)生穩(wěn)定的正弦波、方波、鋸齒波、三角波、階梯波。正文：1、QuartusII軟件簡(jiǎn)介1）QuartusII軟件介紹QuartusII是Alera公司推出的一款功能強(qiáng)大，兼容性最好的EDA工具軟件。該軟件界面友好、使用便捷、功能強(qiáng)大，是一個(gè)完全集成化的可編程邏輯設(shè)計(jì)環(huán)境，具有開(kāi)放性、與結(jié)構(gòu)無(wú)關(guān)、多平臺(tái)完全集成化豐富的設(shè)計(jì)庫(kù)、模塊化工具、支持多種硬件描述語(yǔ)言及有多種高級(jí)編程語(yǔ)言接口等特點(diǎn)。QuartusII是Altera公司推出的CPLD/FPGA開(kāi)發(fā)工具，QuartusII提供了完全集成且與電路結(jié)構(gòu)無(wú)關(guān)的開(kāi)發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；芯片平面布局連線編輯；功能強(qiáng)大的邏輯綜合工具；完備的電路功能仿真與時(shí)序邏輯仿真工具；定時(shí)/時(shí)序分析與關(guān)鍵路徑延時(shí)分析；可使用SignalTapII邏輯分析工具進(jìn)行嵌入式的邏輯分析；支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來(lái)生成編程文件；使用組合編譯方式可一次完成整體設(shè)計(jì)流程；自動(dòng)定位編譯錯(cuò)誤；高效的期間編程與驗(yàn)證工具；可讀入標(biāo)準(zhǔn)的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog網(wǎng)表文件；能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件。2）QuartusII軟件設(shè)計(jì)流程（1)打開(kāi)QuartusII軟件。（2)選擇路徑。注意：工作目錄名不能有中文。（3)添加設(shè)計(jì)文件。（4)選擇FPGA器件。Family選擇Cyclone，240，8。（5)建立原理圖或用VHDL語(yǔ)言描述設(shè)計(jì)電路。（6)對(duì)原理圖或用VHDL語(yǔ)言進(jìn)行編譯，無(wú)誤后進(jìn)行添加信號(hào)。（