QFN封裝工藝.ppt

QFNPACKAGING封裝技術(shù)簡(jiǎn)介,QUADFLATNO-LEADPACKAGE,IC封裝趨勢(shì)QFN&BGA封裝外觀尺寸QFN&BGA封裝流程IC封裝材料三種封裝代表性工藝介紹QFN封裝的可靠度結(jié)論,目錄,根據(jù)摩爾第一定律，芯片的集成度每18個(gè)月提高一倍，而價(jià)格下降50，產(chǎn)品的生命周期僅2.53年這就決定了集成電路行業(yè)需要大量的資金和研發(fā)投入，半導(dǎo)體封裝產(chǎn)業(yè)已經(jīng)邁入所謂成熟期。根據(jù)天下雜誌2002的100大企業(yè)調(diào)查，企業(yè)平均獲利水準(zhǔn)約在1.3%，創(chuàng)下十七年來(lái)的最低，正式宣告微利化時(shí)代的來(lái)臨。一般在開(kāi)始規(guī)模約在50部銲線機(jī)，其投資額約在十億左右(含廠房與設(shè)施)。產(chǎn)品從雙排腳到平面四面腳/膠帶線/球陣列/影像感應(yīng)/薄膜晶體，因大部份同質(zhì)性均高，造成價(jià)格互相之間的排擠效應(yīng)。而數(shù)個(gè)集團(tuán)如安可、日月光、矽品，亦夾其大公司、資本雄厚的優(yōu)勢(shì)，試圖合併其他較小的公司，以利其價(jià)格之主宰。同時(shí)大公司亦佔(zhàn)有量大的優(yōu)勢(shì)，故與廠商的議價(jià)能力相當(dāng)高，如日月光可依據(jù)價(jià)格自由選擇廠商或更換廠商。而與購(gòu)買(mǎi)者議價(jià)能力，則受幾家大廠的殺價(jià)狀況所影響，致使購(gòu)買(mǎi)者的轉(zhuǎn)換成本加大。而未來(lái)低腳數(shù)球陣列產(chǎn)品亦漸漸被QFN產(chǎn)品所取代。,QFN封裝趨勢(shì),摩爾定律,摩爾定律是指：IC上可容納的電晶體數(shù)目，約每隔18個(gè)月便會(huì)增加一倍，性能也將提升一倍。摩爾定律是由英特爾(Intel)名譽(yù)董事長(zhǎng)摩爾經(jīng)過(guò)長(zhǎng)期觀察發(fā)現(xiàn)得之。摩爾定律是指一個(gè)尺寸相同的晶片上，所容納的電晶體數(shù)量，因製程技術(shù)的提升，每十八個(gè)月會(huì)加倍，但售價(jià)相同；晶片的容量是以電晶體（Transistor）的數(shù)量多寡來(lái)計(jì)算，電晶體愈多則晶片執(zhí)行運(yùn)算的速度愈快，當(dāng)然，所需要的生產(chǎn)技術(shù)愈高明。若在相同面積的晶圓下生產(chǎn)同樣規(guī)格的IC，隨著製程技術(shù)的進(jìn)步，每隔一年半，IC產(chǎn)出量就可增加一倍，換算為成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩爾定律延伸，IC技術(shù)每隔一年半推進(jìn)一個(gè)世代。摩爾定律是簡(jiǎn)單評(píng)估半導(dǎo)體技術(shù)進(jìn)展的經(jīng)驗(yàn)法則，其重要的意義在於長(zhǎng)期而，IC製程技術(shù)是以一直線的方式向前推展，使得IC產(chǎn)品能持續(xù)降低成本，提升性能，增加功能。臺(tái)積電董事長(zhǎng)張忠謀先生曾表示，摩爾定律在過(guò)去30年相當(dāng)有效，未來(lái)1015年應(yīng)依然適用。,TrendofAssembly封裝趨勢(shì)圖,CSP&QFN,產(chǎn)品演進(jìn)圖片,TSOP,QFN,BGA,TSOP,QFN,BGA,QFN封裝外觀尺寸,Die,Substrate(BTlaminate),Solderball,A,B,C,D,E,miniBGACrosssection小型BGA截面圖,F,miniBGA(BallGridArray球閘陣列封裝),Curing(forepoxy),DieBond,DieSaw,WireBond,DieCoating(Optional),O/STest(Optional),Forming,De-taping(Optional),Grinding(Optional),Taping(Optional),WaferMount,UVcuring(Optional),Curing(forink),BackMarking(Optional),Molding,Trimming,PLATE,PostMoldCuring,LeadframeTypeStandardCycleTime:3.5days,QFN封裝流程,Packing&Delivery,WaferGrinding,WaferMount,DieSaw,DieBond,1stPlasmaClean,WireBond,Molding,2ndPlasmaClean,PostMoldCure,Marking,BallMount,PackageSaw,FinalVisualInspection,Packing,PackageMount,Pick&Place,miniBGAStandardCycleTime:5days,miniBGA封裝流程,Moldingcompound,Goldwire,Epoxy(Silverpaste),Gold,Sn,Epoxycompound,Leadframe,Copper/Alloy,IC封裝材料,Substrate,Solderballs,BTResin,SolderAlloy,Chip,Substrate,Chip,Substrate,Chip,Substrate,Underfill,Encapsulant,(a)Systemwithoutunderfill,(b)Systemunderfill,(c)Systemencapsulated,Solderflipchipinterconnectsystems,晶片,錫球,PCB載板,SiliconChip,FilledEpoxyEncapsulant,FR-4Carrier,Solderflipchipinterconnectsystems,ConventionalLeadframeType(PDIP,SOP,TSOP,QFP)傳統(tǒng)封裝（導(dǎo)綫架型）,AdvancedSubstrateType(BGA)高級(jí)-基片型封裝,Moldingcompound膠體,Leadframe導(dǎo)綫架,Goldwire金綫,Die晶片,Epoxy(Silverpaste)環(huán)氧樹(shù)脂（銀膠）,Dieattachpad貼Die墊,Moldingcompound模壓膠體,Epoxy(Silverpaste)銀膠,Die晶片,Goldwire金綫,Solderball錫球,BTresin樹(shù)脂基片,Throughhole貫穿孔,Die晶片,Goldwire金綫,LOCtapeLOC膠帶,LeadframewithDown-set導(dǎo)綫架下置,LOC(Lead-on-chip)導(dǎo)綫架上置,PackageTypesandApplications封裝類(lèi)型及應(yīng)用,Stackedwiring,Multi-layer,1stbond,WireBondingExamples焊綫視圖,Leadbondingonchip引腳焊在晶片上,Solderbondsonchip錫球植在晶片上,ConnectionExamples接綫舉例,Epoxycompound流動(dòng)模擬圖1,Epoxycompound流動(dòng)模擬圖2,Epoxycompound流動(dòng)模擬圖3,Epoxycompound流動(dòng)模擬圖4,傳統(tǒng)ICPACKAGE工藝一,ABCWorldLeadingWaferFAB,傳統(tǒng)ICPACKAGE工藝二,Marking,BGAPACKAGE工藝一,Singulation,SawSingulation,Router,Punch,BGAPACKAGE工藝二,QFNPACKAGE工藝,MountingMethodswiththePCB與PCB的銜接方式1.Pin-through-hole(SIP,DIP)2.SurfaceMountTechnology(TSOP,插件方式QFP,BGA)貼片方式LeadDistributions引腳分佈1.Single(SIP)2.Dual(TSOP)3.Quad(QFP)4.BGA單列雙列四列矩陣,Package,Lead,PCB,MountingMethodswiththePCB與PCB的銜接方式,QFN,QFN封裝品質(zhì)的可靠度,ASMJ