4位輸入數(shù)據(jù)的一般數(shù)值比較器電路設計.doc

課 程 設 計 報 告課程名稱 數(shù)字邏輯課程設計 課 題 4位輸入數(shù)據(jù)的一般數(shù)值的比較電路的設計專 業(yè) 計算機科學與技術 班 級 計算機 1202 學 號 201203010202 姓 名 周逢露 指導教師 劉洞波 陳淑紅 陳多2013年 12月 13日課程設計任務書課程名稱 數(shù)字邏輯課程設計 課 題 4位輸入數(shù)據(jù)的一般數(shù)值比較電路的設計 專業(yè)班級 計算機科學與技術 學生姓名 周逢露 學 號 201203010202 指導老師 劉洞波 陳淑紅 陳多 審 批 劉洞波 任務書下達日期： 2013年 12月 13日任務完成日期： 2014年 01月 21日一、設計內容與設計要求1設計內容：本課程是一門專業(yè)實踐課程，學生必修的課程。其目的和作用是使學生能將已學過的數(shù)字電子系統(tǒng)設計、VHDL程序設計等知識綜合運用于電子系統(tǒng)的設計中，掌握運用 VHDL或者Verilog HDL設計電子系統(tǒng)的流程和方法，采用Quartus II等工具獨立應該完成1個設計題目的設計、仿真與測試。加強和培養(yǎng)學生對電子系統(tǒng)的設計能力,培養(yǎng)學生理論聯(lián)系實際的設計思想，訓練學生綜合運用數(shù)字邏輯課程的理論知識的能力，訓練學生應用Quartus II進行實際數(shù)字系統(tǒng)設計與驗證工作的能力，同時訓練學生進行芯片編程和硬件試驗的能力。題目一 4線-16線譯碼器電路設計；題目二 16選1選擇器電路設計；題目三 4位輸入數(shù)據(jù)的一般數(shù)值比較器電路設計題目四 10線-4線優(yōu)先編碼器的設計題目五 8位全加器的設計題目六 RS觸發(fā)器的設計；題目七 JK觸發(fā)器的設計；題目八 D觸發(fā)器的設計；題目九 十進制同步計數(shù)器的設計；題目十 T觸發(fā)器的設計；每位同學根據(jù)自己學號除以10所得的余數(shù)加一，選擇相應題號的課題。參考書目1EDA技術與VHDL程序開發(fā)基礎教程雷伏容，李俊，尹霞清華大學出版社978-7-302-22416-72010TP312VH/362VHDL電路設計雷伏容清華大學出版社7-302-14226-22006TN702/1853VHDL 電路設計技術王道憲賀名臣劉偉國防工業(yè)出版社7-118-03352-92004TN702/624VHDL 實用技術潘松，王國棟7-810657-81065-290-72000TP312VH/15VHDL 語言100 例詳解北京理工大學ASIC研究所7-9006257-900625-02-X1999TP312VH/36VHDL編程與仿真王毅平等人民郵電出版社7-115-08641-9200073.9621/W38V7VHDL程序設計教程邢建平曾繁泰清華大學出版社7-302-11652-02005TP312VH/27/3l 課程設計報告規(guī)范課程設計報告應包含如下幾個部分1) 功能描述說明設計器件的功能，包括真值表（功能表），函數(shù)表達式，邏輯電路圖 2) 詳細設計按照VHDL語言開發(fā)流程寫出整個開發(fā)的詳細過程，可以根據(jù)如下步驟適當導出程序，程序界面截圖到課程設計報告對應模塊。基本設計流程如下： 工程管理：新建工程，工程管理； 源文件輸入：VHDL程序或者原理圖的設計，內嵌模塊的調用； 綜合、編譯：檢查語法，連接錯誤，生成綜合后網(wǎng)表； 功能仿真：綜合后的功能仿真； 簡單約束：管腳分配，I/O特性約束，簡單的時序約束； 全編譯：軟件自動完成布局布線，生成最終編程文件； 時序仿真：帶延時的和實際情況非常接近的時序仿真； 編程：下載到硬件當中。3) 調試分析以及設計體會a.仿真或程序下載調試（附界面截圖）。b.設計過程中遇到的問題以及解決問題的方法。c.課程設計過程經(jīng)驗教訓、心得體會。4) 書寫格式見附帶說明。5) 附錄a.參考書目b.源程序清單（帶注釋）l 考核方式指導老師負責驗收程序的運行結果，并結合學生的工作態(tài)度、實際動手能力、創(chuàng)新精神和設計報告等進行綜合考評，并按優(yōu)秀、良好、中等、及格和不及格五個等級給出每位同學的課程設計成績。具體考核標準包含以下幾個部分：1) 平時出勤 （占10%）2) 系統(tǒng)需求分析、功能設計、數(shù)據(jù)結構設計及程序總體結構合理與否（占10%3) 程序能否完整、準確地運行，個人能否獨立、熟練地調試程序（占40%）4) 設計報告（占30%）5) 注意：不得抄襲他人的報告（或給他人抄襲），一旦發(fā)現(xiàn)，成績?yōu)榱惴帧?) 獨立完成情況（占10%）。l 課程設計驗收要求1) 運行所設計的系統(tǒng)。2) 回答有關問題。3) 提交課程設計報告紙質稿。4) 提交源程序或設計報告文檔電子稿。5) 依內容的創(chuàng)新程度，完善程序情況及對程序講解情況打分。二、進度安排上機時間、地點16 周 周二 下午 E410/41316 周 周二 下午 E413/41416 周 周三 下午 E414/606附帶說明：1.課程設計報告裝訂順序：封面、任務書、目錄、正文、評分、附件（程序清單）。 2.正文的格式:一級標題用3號黑體,二級標題用四號宋體加粗,正文用小四號宋體;行距為22。3.正文的內容:一、課題的主要功能；二、詳細設計；三、程序調試；四、總結；五、附件（所有程序的原代碼，要求對程序寫出必要的注釋）。4.正文總字數(shù)要求在5000字以上（不含程序原代碼）。 目錄 一、課題的主要功能1）功能描述2）集成數(shù)值比較器74LS85得功能3）集成數(shù)值比較器74LS85是位數(shù)值比較器2、 詳細設計1） 打開QuartusII軟件；新建一個項目，2） 建立VHDL文件3） 建立矢量波形文件4） 進行功能仿真5） 進入時序仿真6） 器件的下載3、 程序調試分析及設計體會1） 仿真或程序下載調試2） 設計過程中遇到的問題及解決方法3） 課程設計的心得體會4、 書寫格式5、 總結六、附錄1) 功能描述2）集成數(shù)值比較器74LS85得功能2) 集成數(shù)值比較器74LS85是位數(shù)值比較器，其功能如下： 從功能表可以看出，該比較器的比較原理和兩位比較器的比較原理相同。兩個位數(shù)的比較是從的最高位A3和的最高位B3進行比較，如果它們不相等，則該位的比較結果可以作為兩數(shù)的比較結果。若最高位A3B3，則再比較次高位A2和B2，余類推。顯然，如果兩數(shù)相等，那么，比較步驟必須進行到最低位才能得到結果。 2.函數(shù)表達式3. 邏輯電路圖 2) 詳細設計打開quartus軟件；新建一個項目，但是這個過程要注意工程名要和項目一樣，不然就會導致軟件找不到文件而出錯。見下圖： 新建一個vhdl程序編輯文件筐，如新建一個vhdl程序編輯文件筐，如然后寫入你要編寫的vhdl程序。程序寫好以后保存一下，然后就要編譯看是否有錯誤。（警告可以運行程序）程序編譯好以后，我們就要制作一個網(wǎng)表編譯框，然后我們要編輯結束時間，做完以后，我們就要插入一個節(jié)點，把項目改成所有，然后點一下list，把左邊邊框里的項目全部拉到右邊邊框，然后輸入波形圖，然后編譯波形圖，見下圖： 編譯好波形圖以后，我們就可以觀察波形的輸出結果了，看是否符合理想的結果。見下圖：符合理想結果以后，我們就可以來定義引腳，定義好引腳以后，我們就要下載程序到芯片上。具體操作：點Tools/programmer就會出來一個文件編譯框，然后把那個全選那個選擇框全選，如：然后再添加硬件，見下圖：添加好硬件好以后，我們就可以把程序下載到硬件上（注意：我們應該先連接電腦和儀器數(shù)據(jù)線，然后再插上電源）見下圖：點上面圖中的那個start按鍵，就可以把程序下載到芯片上。做好以后，我們就可以在儀器上通過開關來控制輸入，觀察輸出，如果結果和我們預想的一致，我們的實驗就成功了。實驗成功以后，我們就可以寫實驗報告了3) 調試分析以及設計體會a.仿真或程序下載調試（附界面截圖）。（見詳細設計）b.設計過程中遇到的問題以及解決問題的方法。第一個錯誤就是工程名和項目名不一樣，導致的錯誤就是每次調試程序都會出現(xiàn)3個錯誤。后經(jīng)過老師的指導，才使我改正錯誤。這個老師上課的時候特別強調的，但是一旦自己動手做就又把老師的話，丟在腦后了。因為我們沒有學習vhdl這門課程，導致我們不會自己編寫程序，所以我們就只能自己在網(wǎng)上找程序，但是網(wǎng)上的程序質量有很大的差別。有很多的錯誤，并且問題是我們自己還不知道怎么去把錯誤改正。經(jīng)過老師指導，我才把程序改正。但是還是不理解那個語法。就是對這個程序的不熟悉，老是弄錯了順序，導致程序錯誤。c.課程設計過程經(jīng)驗教訓、心得體會。通過這次課程設計，加強了我們動手、思考和解決問題的能力。在這個設計課程開始的時候，我感到很迷茫，不知道該怎么去做這個課程設計。不知道該怎么去開使這個課程設計。最后再看了很多次的課程設計計劃書之后終于做了4位數(shù)值比較器這個課題。這個課題老師在上課的時候也有講過。當時聽起來感覺害死十分的簡單。當我開始這個課題的時候，我有發(fā)現(xiàn)了我對這個4位數(shù)比較器了解的太少了。在這個課程設計的過程中，我查閱了大量的資料，詢問了同學老多問題，才把這個課題了解的比較清楚。經(jīng)過一個星期的課程設計實習，使得我們經(jīng)歷過了坎坷的路程，其中的經(jīng)歷一言難盡。在這期間我曾經(jīng)認為課程設計是比較簡單的 ，從開始的滿是激情，經(jīng)過了一度忙亂，到最后的汗水背后的復雜心情，這期間的點點滴滴令我十分難忘，回味無窮。我感覺到這才是比較真是，充滿活力的生活。生活就是這樣，只有付出辛勞的汗水才能得到相應的收獲，汗水預示著結果也見證著收獲。勞動是人類生存生活永恒不變的話題。充滿勞動的人生才更具有意義，才更加的美好。我忍艱苦奮斗這個詞非常的適用于我們的這各課程設計，苦中作樂更是體現(xiàn)了他的精髓。我們全體的學生都在課程設計中留下辛勤的汗水。都在為了自己的課程設計更加的完美而不斷地查閱資料，不斷地改進自己的方案。我們同學之間也在不斷地相互幫助，使得我們之間的感情更加的好，更加的想一個大家庭里的兄弟姐妹。我們一起討論問題一起又說有笑 ，人與人之間的距離更近了。當我們看到自己的成果時，心里十分的激動，十分的興奮，也明白了很多的道理。我認為有些事情即使再難，再枯燥只要我們盡自己最大的努力也能完成的很好。我們要挑戰(zhàn)自己的懶惰心理，執(zhí)著的堅持下去才能使得我們的工作做得更加的出色?！笆郎蠠o難事，只要肯登攀”做任何事都是如此。在設計的過程中遇到問題，可以說得是艱難險阻，這畢竟這是第一次接觸這些東西，難免會遇到過各種各樣的問題，同時在設計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。同時，對給過我?guī)椭乃型瑢W和各位指導老師再次表示忠心的感謝！此次課程設計，學到了很多課堂上學不到的東西，像獨立的思考解決問題和怎樣向他人學習，這些都使我都受益非淺。在此，感謝劉老師的細心指導，同樣謝謝其他各組同學的無私幫助源代碼：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity trigger_d is port(clk,d,sreset:in std_logic; -同步復位端sreset q,qf:out std_logic);end entity;architecture art of trigger_d is begin